具有纵向辅助耗尽衬底层的新型横向双扩散金属氧化物半导体场效应晶体管

为了优化横向双扩散金属氧化物半导体场效应晶体管(lateral double-diffused MOSFET,LDMOS)的击穿特性及器件性能,在传统LDMOS结构的基础上,提出了一种具有纵向辅助耗尽衬底层(assisted depletesubstrate layer,ADSL)的新型LDMOS.新加入的ADSL层使得漏端下方的纵向耗尽区大幅向衬底扩展,从而利用电场调制效应在ADSL层底部引入新的电场峰,使纵向电场得到优化,同时横向表面电场也因为电场调制效应而得到了优化.通过ISE仿真表明,当传统LDMOS与ADSL LDMOS的漂移区长度都是70μm时,击穿电压由462 V增大到897 V,提高了94%左右,并且优值也从0.55 MW/cm^2提升到1.24 MW/cm^2,提升了125%.因此,新结构ADSL LDMOS的器件性能较传统LDMOS有了极大的提升.进一步对ADSL层进行分区掺杂优化,在新结构的基础上,击穿电压在双分区时上升到938 V,三分区时为947 V.

具有P型覆盖层新型超级结横向双扩散功率器件

为了设计功率集成电路所需要的低功耗横向双扩散金属氧化物半导体器件(lateral double-diffused MOSFET),在已有的N型缓冲层超级结LDMOS(N-buffered-SJ-LDMOS)结构基础上,提出了一种具有P型覆盖层新型超级结LDMOS结构(P-covered-SJ-LDMOS).这种结构不但能够消除传统的N沟道SJ-LDMOS由于P型衬底产生的衬底辅助耗尽问题,使得超级结层的N区和P区的电荷完全补偿,而且还能利用覆盖层的电荷补偿作用,提高N型缓冲层浓度,从而降低了器件的比导通电阻.利用三维仿真软件ISE分析表明,在漂移区长度均为10μm的情况下,P-covered-SJ-LDMOS的比导通电阻较一般SJ-LDMOS结构降低了59%左右,较文献提出的N型缓冲层SJ-LDMOS(N-buffered-SJ-LDMOS)结构降低了43%左右.

新型缓冲层分区电场调制横向双扩散超结功率器件

为了突破传统横向双扩散金属-氧化物-半导体器件(lateral double-diffused MOSFET)击穿电压与比导通电阻的极限关系,本文在缓冲层横向双扩散超结功率器件(super junction LDMOS-SJ LDMOS)结构基础上,提出了具有缓冲层分区新型SJ-LDMOS结构.新结构利用电场调制效应将分区缓冲层产生的电场峰引入超结(super junction)表面而优化了SJ-LDMOS的表面电场分布,缓解了横向LDMOS器件由于受纵向电场影响使横向电场分布不均匀、横向单位耐压量低的问题.利用仿真分析软件ISE分析表明,优化条件下,当缓冲层分区为3时,提出的缓冲层分区SJ-LDMOS表面电场最优,击穿电压达到饱和时较一般LDMOS结构提高了50%左右,较缓冲层SJ-LDMOS结构提高了32%左右,横向单位耐压量达到18.48 V/μm.击穿电压为382 V的缓冲层分区SJ-LDMOS,比导通电阻为25.6 mΩ·cm2,突破了一般LDMOS击穿电压为254 V时比导通电阻为71.8 mΩ·cm2的极限关系.

阶梯氧化层新型折叠硅横向双扩散功率器件

为了设计功率集成电路所需的低功耗横向功率器件,提出了一种具有阶梯氧化层折叠硅横向双扩散金属-氧化物-半导体(step oxide folding LDMOS,SOFLDMOS)新结构.这种结构将阶梯氧化层覆盖在具有周期分布的折叠硅表面,利用阶梯氧化层的电场调制效应,通过在表面电场分布中引入新的电场峰而使表面电场分布均匀,提高了器件的耐压范围,解决了文献提出的折叠积累型横向双扩散金属-氧化物-半导体器件击穿电压受限的问题.通过三维仿真软件ISE分析获得,SOFLDMOS结构打破了硅的极限关系,充分利用了电场调制效应、多数载流子积累和硅表面导电区倍增效应,漏极饱和电流比一般LDMOS提高3.4倍左右,可以在62 V左右的反向击穿电压条件下,获得0.74 mΩ·cm^2超低的比导通电阻,远低于传统LDMOS相同击穿电压下2.0 mΩ·cm^2比导通电阻,为实现低压功率集成电路对低功耗横向功率器件的要求提供了一种可选的方案.

横向超结器件衬底辅助耗尽效应的研究与展望

横向超结双扩散MOS(SJ-LDMOS)的性能优越,在高压集成电路和功率集成电路中具有广阔的应用前景,而衬底辅助耗尽效应是制约横向超结功率器件性能的重要因素之一。分析了SJ-LDMOS衬底辅助耗尽效应的产生机理,总结了当前国内外消除SJ-LDMOS衬底辅助耗尽效应的技术,比较了各种技术的比导通电阻与击穿电压的关系。最后,从设计技术、工艺及理论模型三个方面,对横向超结器件的发展方向进行了展望。

基于HTO的LDMOS器件结构及其热载流子注入退化研究

为满足中低压消费电子的市场需求,小尺寸高密度Bipolar-CMOS-DMOS技术得到了蓬勃发展,低损耗和高可靠成为Bipolar-CMOS-DMOS技术中横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused Metal-Oxide-Semiconductor field effect transistor,LDMOS)设计的重点和难点.本文介绍了一种基于高温氧化层(High Temperature Oxidation layer,HTO)结构的LDMOS,并对其热载流子注入退化机制进行了研究分析,利用高温氧化层结构改善了传统浅槽隔离(Shallow Trench Isolation,STI)结构中氧化物台阶嵌入半导体内部对器件热载流子注入造成的不利影响,提高器件可靠性,同时还缩短了器件导通情况下的电流路径长度,降低损耗.此外本文还提出了对P型体区的工艺优化方法,利用多晶硅作为高能量离子注入的掩蔽层,改善阱邻近效应对器件鲁棒性的影响,同时形成更深的冶金结,可以辅助漂移区杂质离子耗尽,降低漂移区表面电场,在不需要额外增加版次的情况下提高了器件击穿电压.最终得到的基于HTO结构的LDMOS击穿电压为43 V,比导通电阻为9.5 mΩ·mm^(2),线性区电流在10000 s之后的退化量仅为0.87%.

P波段450W硅LDMOS脉冲功率器件的研制

报道了P波段450 W硅LDMOS器件的研制结果。所研制器件采用沟槽技术实现背面源结构,采用场板技术提高击穿电压并降低栅漏电容,采用多晶硅金属硅化物结构降低栅阻。研制结果表明,在漏源工作电压36 V,脉宽20 ms,占空比35.7%的测试条件下,485～606 MHz全带内输出功率达到450 W,增益大于18 dB,效率大于60%。

硅LDMOS射频功率器件的发展历程与趋势

从芯片结构的变化以及可靠性的提升角度简述了LDMOS射频功率器件的发展历程及趋势,给出了LD-MOS的最新研制结果。现在LDMOS射频功率器件在向高工作电压、高输出功率、高可靠以及脉冲应用等方向发展。

具有电阻场板的薄膜SOI-LDMOS的精确解析

介绍了一种对具有电阻场板的薄膜SOI LDMOS的精确解析设计方法 .在对电场分析的基础上 ,提出了新的电离率模型 ,并求出了电离率积分的准确路径 ,进而得到击穿电压、漂移区掺杂、漂移区长度与SOI硅层厚度、埋氧层厚度的关系 .模拟结果表明 ,解析与模拟结果具有很好的一致性 ,而且设计的器件具有击穿电压大、比导通电阻极小的优点 .

LDMOS功率器件在T/R组件中工程化应用研究

LDMOS微波功率器件与Si双极器件相比具有输出功率大、效率高、带宽宽等特点,在军用雷达电子系统中的广泛应用也是大势所趋,与其传统应用的区别是射频脉冲工作及饱和区工作。为了实现LDMOS的大规模工程化应用,必须通过调试解决LDMOS在C类或AB类工作条件下的一致性问题,电路设计时带外抑制信号增益,通过减小感应电动势提高器件使用可靠性等设计手段实现该器件的雷达工程应用。

高压功率LDMOS的场极板击穿电压分析

提高 LDMOS的一个关键步骤是加场极板以降低其表面击穿电压。文中分析了加场极板后的 LDMOS击穿电压模式 ,指出了场极板的分压作用和场极板边界的影响 。

基于电荷泵法的N-LDMOS界面态测试技术研究

详细研究了高压N-LDMOS器件的电荷泵(CP)测试技术,指出了高压N-LDMOS器件的特殊结构对其CP测试结果的影响,并解释了高压N-LDMOS器件的CP曲线不饱和的原因,同时对由于不同的源漏偏压造成的高压N-LDMOS器件CP曲线的变化进行了深入的理论分析。这些结论可以为CP法测量界面态密度提供实验指导,同时为更加准确地分析高压LDMOS器件的CP测试曲线提供理论指导。

适用于智能功率IC的700v Double-Resurf Ldmos研究

本文用Synopsys公司的TCAD工具-TWB(TAURUS WORK-BENCH)虚拟FAB进行研究设计了适用于智能功率集成电路的700v单晶扩散型Double-Resurf Ldmos。该高压管的生产工艺和标准的CMOS工艺完全兼容,只需要增加3张掩模板。通过优化工艺参数,用Medici仿真的最高耐压可以达到800v,导通电阻为16Ω,可以广泛应用于各种功率控制电路。

微波功率LDMOS的工艺仿真及研制

利用工艺仿真软件Tsuprem 4,针对氧化、退火等工艺进行仿真及校准,并据此对LDMOSFET进行了设计及工艺仿真。结合Medici得到LDMOSFET的结构参数以及相应电学参数,与研制结果进行了比较,仿真结果与实际研制结果吻合较好,实现了在工作频率1 GHz,VDD=28 V条件下,输出功率Po=10 W,Gp=10 dB,η=55%的良好性能。

高压LDMOS I-V特性宏模型的建立

目前LDMOS已经广泛应用于功率集成电路和微波集成电路中,建立LDMOS的SPICE等效电路变得很重要。以往的模型都是将LDMOS分为线性区和饱和区两段来分析,公式复杂而且计算量大。因此在数值模拟的基础上提出了全导通区域的伏安特性方程,建立了LDMOSI-V特性的宏模型。该模型的特点是参数少,易于提取,得到的SPICE等效电路简单,仿真容易收敛。

高压RESURF LDMOSFET的实现

利用ＲＥＳＵＲＦ（ＲＥｄｕｃｅｄＳＵＲｆａｃｅＦｉｅｌｄ）技术，使用常规低压集成电路工艺，实现了适用于ＨＶＩＣ、耐压达１０００Ｖ的ＬＤＭＯＳＦＥＴ，本文介绍了该高压ＬＤＭＯＳＦＥＴ的设计方法、器件结构、制造工艺和测试结果。此外，本文还从实验和分析的角度探讨了覆盖在漂移区上面的金属栅──金属栅场板长度ＬＦ对ＲＥＳＵＲＦ器件耐压的影响。

高压BCD集成电路中高压功率器件的设计研究

高压功率集成电路的设计与制造因其具有的高技术难度而极具挑战性。所谓高压功率集成电路 (HV-PIC) ,是指将需承受高电压 (需达数百伏 )的特定功率晶体管和其它低压的控制电路部分兼容 ,制作在同一块 IC芯片上。文中以器件模拟软件 Medici为工具 ,用计算机仿真的方法 ,研究了高压 BCD电路中高压功率器件的设计问题 ,其中包括器件结构、掺杂浓度、结深等主要参数及其它一些技术因素对器件耐压的影响 ,并给出了相应物理意义上的分析。根据这一设计 ,在国内进行了一块高压功率 BCD集成电路的试制 ,经测试 ,耐压超过 660伏 ,输出功率 40 W,且电路的其它器件参数达到设计值 ,IC电路整体功能正常 。

一种新型的BCD工艺栅驱动集成电路

分析了高压栅极驱动集成电路热耗散产生的原因和隔离技术的特点,研制出一种新型的700VBCD工艺栅驱动集成电路.通过减小LDMOS电流和开启时间降低芯片高速工作时的发热量,配合电路设计调整了BCD工艺,解决了高功耗和地线浮动等制约其发展和应用的难题.仿真和测试结果表明,该集成电路工作在1MHz,400V时,总功耗仅为0.4W.

N型LDMOS器件在关态雪崩击穿条件下的退化

针对功率开关管在未箝位电感性开关转换时会反复发生雪崩击穿,引起器件参数退化的问题,对一种20V N型横向双扩散MOS器件(NLDMOS)在关态雪崩击穿条件下导通电阻的退化进行研究.通过恒定电流脉冲应力测试、TCAD(technology computer-aided design)仿真和电荷泵测试,分析研究导通电阻退化发生的区域及退化的微观机理,并针对实验结果提出2种退化机制:(1)NLDMOS漂移区中的空穴注入效应,这种机制会在器件表面产生镜像负电荷,造成开态导通电阻Ron的减少;(2)漂移区中的表面态增加效应,这种机制会造成载流子迁移率的下降,引起Ron的增加.这2种机制都随着雪崩击穿电流的增加而增强.

高压LDMOS功耗的分析

利用二维半导体器件模拟软件MEDICI对LDMOS进行了模拟。采用分段模型计算了器件各部分电阻值和总电阻值,并讨论了电阻值随器件结构参数以及外加偏压变化的情况,给出了高压LDMOS主要的功耗区及其变化情况。