垂直双扩散金属-氧化物半导体场效应晶体管电学法热阻测试中测试电流的研究

本文针对垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试的关键参数——测试电流的影响因素进行研究,测试电流选择恰当与否是热阻测试的先决条件。通过理论分析和三款典型垂直双扩散金属-氧化物半导体场效应晶体管器件的试验验证,得出一种通过测试电流自升温、测试延迟时间及校温曲线这3个方面有效确定垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试时测试电流的方法。

基于自解耦三明治结构的横向运动栅场效应晶体管MEMS微力传感器

本文介绍了一种基于横向可移动栅极场效应晶体管(LMGFET)的新型微型力传感器的开发。提出了一种精确的电气模型,用于小型LMGFET器件的性能评估,与以前的模型相比,其精度有所提高。采用了一种新型三明治结构,该结构由一个金交叉解耦栅阵列层和两个软光阻层SU-8组成。通过所提出的双差分传感结构,LMGFET横向工作在垂直干扰下的输出电流被大大消除,所提出传感器的相对输出误差从4.53%(传统差分结构)降低到0.01%。提出了一种实用的传感器制造工艺,并对其进行了模拟。基于LMGFET的力传感器的灵敏度为4.65μA·nN^(-1),可与垂直可移动栅极场效应晶体管(VMGFET)器件相媲美,但非线性度提高了0.78%,测量范围扩大了±5.10μN。这些分析为LMGFET器件的电气和结构参数提供了全面的设计优化,并证明了所提出的传感器在生物医学显微操作应用中具有良好的力传感潜力。

530～650MHz 20W CW Si-VDMOS场效应晶体管

报道了530-650 MHz 20W连续波Si-VDMOS场效应晶体管的研制结果。该器件采用polySi／WN／Au的多层复合栅技术降低栅串联电阻，采用栅下场氧化垫高技术降低反馈电容，采用穿通型硅外延材料优化导通电阻提高器件工作效率，全离子注入自对准工艺等技术，在上述频带内，连续波，28V工作电压下，静态电流50mA，该器件输出功率达20w，效率达49％，增益大于7．5dB。

大功率射频Si-VDMOS功率晶体管研制

介绍了大功率射频硅-垂直双扩散金属氧化物场效应晶体管(Si-VDMOS)的研制结果,采用栅分离降低反馈电容技术、多子胞降低源极电感技术等,从芯片原理着手,比较分析两种芯片结构设计对反馈电容的影响,以及两种布局引线对源极电感的影响,并研制出了百瓦级以上大功率射频Si-VDMOS功率晶体管系列产品。产品主要性能如下:在工作电压28 V及连续波下,采用8胞合成时,225 MHz输出功率达200 W以上,500 MHz输出功率达150 W以上;进一步增加子胞数量,采用12胞合成时,225 MHz输出功率达300 W以上,同时具备良好的增益及效率特性,与国外大功率射频Si-VDMOS功率晶体管的产品参数相比,达到了同类产品水平。

功率VDMOS晶体管的抗总剂量辐照研究

对2种不同结构的功率VDMOS晶体管进行了总剂量辐照的试验研究,条形栅结构比元胞型结构具有抗总剂量辐照的结构优势,中国科学院微电子研究所利用条形栅结构制作出高抗总剂量辐照能力的功率VDMOS晶体管,抗总剂量能力可达1 400 krad(Si)以上。

功率VDMOSFET单粒子效应研究

阐述了空间辐射环境下n沟功率VDMOSFET发生单粒子栅穿(SEGR)和单粒子烧毁(SEB)的物理机理。研究了多层缓冲局部屏蔽抗单粒子辐射的功率VDMOSFET新结构及相应硅栅制作新工艺。通过对所研制的漏源击穿电压分别为65V和112V两种n沟功率VDMOS-FET器件样品进行锎源252Cf单粒子模拟辐射实验,研究了新技术VDMOSFET的单粒子辐射敏感性。实验结果表明,两种器件样品在锎源单粒子模拟辐射实验中的漏源安全电压分别达到61V和110V,验证了新结构和新工艺在提高功率VDMOSFET抗单粒子效应方面的有效性。

考虑准饱和效应的一种改进VDMOS物理模型

在考虑准饱和效应的情况下,给出了能够精确描述漂移区纵向电场对电子迁移率影响的微分方程,建立了包括用解析方法求解该方程、漂移区电压降求解方法等在内的一整套处理方法,并由此提出了VDMOS的一种改进物理模型。计算结果表明,与Kim Yeong-Seuk等人提出的模型相比,该改进模型在更大的工作电压范围内都具有较高的计算精度,特别是在VDMOS发生准饱和效应时,计算精度有较大程度的提高,更加符合MEDICI的模拟结果。

VDMOS横向变掺杂终端的优化与设计

击穿电压是垂直双扩散场效应晶体管(VDMOS)最重要的参数之一,器件的耐压能力主要由终端决定,终端区耗尽层边界的曲率半径制约了击穿电压的提升。横向变掺杂(Variable Lateral Doping)技术是调整深阱杂质的注入开窗和掩膜间距,在终端形成一个渐变的P型轻掺杂区,使反向偏压下终端区耗尽层边界的曲率半径变大。通过计算机仿真软件Sentaurus TCAD设计了一种650 V横向变掺杂结构终端。仿真结果表明,横向变掺杂结构终端可以有效缩小芯片面积和提高击穿电压,横向变掺杂结构终端的反向击穿电压为700 V,终端长度为118μm。与有相同击穿电压的场限环结构终端相比,其终端长度减小了25. 8%。此外,工艺设计复杂,但设计方法可以作为实际制造的参考。

高压LDMOS准饱和效应研究

借助于SILVACO TCAD仿真工具,研究了高压LDMOS电流准饱和效应(Quasi-saturation effect)的形成原因。通过分析不同栅极电压下漂移区的耗尽情况以及沟道与漂移区电势、电场和载流子漂移速度的分布变化,认为当栅压较低时,LDMOS的本征MOSFET工作在饱和区,栅压对源漏电流的钳制明显,此时沟道载流子速度饱和;而在大栅压下,随着沟道导电能力的增加以及漂移区两端承载的电压的增大,本征MOSFET两端压降迅速降低,器件不能稳定地工作在饱和区而进入线性工作区,此时沟道中的载流子速度不饱和。LDMOS器件的源漏电流的增大主要受漂移区影响,栅压逐渐失去对器件电流的控制,此时增大栅压LDMOS器件的源漏电流变化很少,形成源漏电流的准饱和效应。最后,从器件工作过程对电流与栅压的关系进行了理论分析,并从理论结果对电流准饱和效应进行了深入分析。

横向增强型双侧栅结构GaN JFET优化设计

提出了一种新型横向双侧栅结构的GaN JFET,并通过SILVACO软件对器件的沟道宽度、沟道电子浓度和p-GaN空穴浓度进行了优化,得到了阈值电压和输出电流与器件参数之间的变化规律,通过参数优化得到了增强型GaN JFET的结构参数条件。随后对设计的横向双侧栅结构增强型GaN JFET器件进行了击穿特性研究,发现当沟道长度短至0.5μm时,会出现严重的短沟道效应;当沟道长度大于1μm后,器件击穿电压由栅极与漏极间寄生PN结反向击穿决定,与沟道长度无关;采用RESURF(Reduced surface field)终端结构可以显著提升器件击穿电压,优化后的增强型GaN JFET器件击穿电压超过1200 V。此外,采用p型GaN缓冲层替代n型GaN缓冲层,能够有效提高器件的栅控能力。

阶梯氧化层新型折叠硅横向双扩散功率器件

为了设计功率集成电路所需的低功耗横向功率器件,提出了一种具有阶梯氧化层折叠硅横向双扩散金属-氧化物-半导体(step oxide folding LDMOS,SOFLDMOS)新结构.这种结构将阶梯氧化层覆盖在具有周期分布的折叠硅表面,利用阶梯氧化层的电场调制效应,通过在表面电场分布中引入新的电场峰而使表面电场分布均匀,提高了器件的耐压范围,解决了文献提出的折叠积累型横向双扩散金属-氧化物-半导体器件击穿电压受限的问题.通过三维仿真软件ISE分析获得,SOFLDMOS结构打破了硅的极限关系,充分利用了电场调制效应、多数载流子积累和硅表面导电区倍增效应,漏极饱和电流比一般LDMOS提高3.4倍左右,可以在62 V左右的反向击穿电压条件下,获得0.74 mΩ·cm^2超低的比导通电阻,远低于传统LDMOS相同击穿电压下2.0 mΩ·cm^2比导通电阻,为实现低压功率集成电路对低功耗横向功率器件的要求提供了一种可选的方案.

基于HTO的LDMOS器件结构及其热载流子注入退化研究

为满足中低压消费电子的市场需求,小尺寸高密度Bipolar-CMOS-DMOS技术得到了蓬勃发展,低损耗和高可靠成为Bipolar-CMOS-DMOS技术中横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused Metal-Oxide-Semiconductor field effect transistor,LDMOS)设计的重点和难点.本文介绍了一种基于高温氧化层(High Temperature Oxidation layer,HTO)结构的LDMOS,并对其热载流子注入退化机制进行了研究分析,利用高温氧化层结构改善了传统浅槽隔离(Shallow Trench Isolation,STI)结构中氧化物台阶嵌入半导体内部对器件热载流子注入造成的不利影响,提高器件可靠性,同时还缩短了器件导通情况下的电流路径长度,降低损耗.此外本文还提出了对P型体区的工艺优化方法,利用多晶硅作为高能量离子注入的掩蔽层,改善阱邻近效应对器件鲁棒性的影响,同时形成更深的冶金结,可以辅助漂移区杂质离子耗尽,降低漂移区表面电场,在不需要额外增加版次的情况下提高了器件击穿电压.最终得到的基于HTO结构的LDMOS击穿电压为43 V,比导通电阻为9.5 mΩ·mm^(2),线性区电流在10000 s之后的退化量仅为0.87%.

1000V 4H-SiC VDMOS结构设计与特性研究

设计并优化了一种基于4H-SiC的1000V垂直双扩散金属氧化物半导体场效应晶体管(VDMOS),在留有50%的裕度后,通过Silvaco仿真软件详细研究了器件各项参数与耐压特性之间的关系。经优化,器件的阈值电压为2.3V,击穿电压达1525V,相较于相同耐压条件下的Si基VDMOS,4H-SiC VDMOS的击穿电压提升了12%。此外,击穿时4H-SiC VDMOS表面电场分布相对均匀,最大值为3.4×10^(6)V/cm。终端有效长度为15μm,约为Si基VDMOS的6%,总体面积减小了近1/10。并且4H-SiC VDMOS结构简单,与相同耐压条件下的Si基VDMOS相比,未增加额外的工艺步骤,易于实现。

LDMOS器件静电放电失效原理及防护方法

探讨了LDMOS器件在静电放电脉冲作用下的失效现象和机理,阐述了LDMOS器件受到静电放电脉冲冲击后出现的软击穿现象,和由于寄生npn管导通产生的大电流引起器件局部温度过高,导致金属接触孔熔融的器件二次击穿现象。分析对比了不同栅宽、不同LOCOS长度和埋层结构LDMOS器件的静电放电防护性能,证实了带埋层的深漏极注入双RESURF结构LDMOS器件在静电放电防护方面的显著优势。

超低导通电阻沟槽栅LDMOS器件研究

本文提出了一种具有超低特征导通电阻的沟槽栅横向双扩散场效应晶体管(Trench Gate Lateral Double-diffused MOSFET,TG-LDMOS).本结构源极和漏极都在表面,与BCD(Bipolar CMOS DMOS)工艺相兼容.通过引入介质沟槽、垂直栅极、栅极下方的源极多晶硅以及栅极右侧的厚氧化层,将传统集成型功率器件的一维耐压拓宽为二维耐压,包括横向耐压与纵向耐压两个方向.其中,纵向耐压不占用横向元胞尺寸,进而在相同耐压水平上,使TG-LDMOS具有分立功率器件耐压效率高、导通电阻低的特点.本结构通过仿真优化做到了击穿电压(VB)为52 V,特征导通电阻(Ron,sp)为10 mΩ·mm^(2).结果表明,TG-LDMOS突破了硅器件的极限关系,与硅极限相比特征导通电阻降低了48%.

P波段450W硅LDMOS脉冲功率器件的研制

报道了P波段450 W硅LDMOS器件的研制结果。所研制器件采用沟槽技术实现背面源结构,采用场板技术提高击穿电压并降低栅漏电容,采用多晶硅金属硅化物结构降低栅阻。研制结果表明,在漏源工作电压36 V,脉宽20 ms,占空比35.7%的测试条件下,485～606 MHz全带内输出功率达到450 W,增益大于18 dB,效率大于60%。

硅LDMOS射频功率器件的发展历程与趋势

从芯片结构的变化以及可靠性的提升角度简述了LDMOS射频功率器件的发展历程及趋势,给出了LD-MOS的最新研制结果。现在LDMOS射频功率器件在向高工作电压、高输出功率、高可靠以及脉冲应用等方向发展。

高压功率LDMOS的场极板击穿电压分析

提高 LDMOS的一个关键步骤是加场极板以降低其表面击穿电压。文中分析了加场极板后的 LDMOS击穿电压模式 ,指出了场极板的分压作用和场极板边界的影响 。

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史。针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题。对不同器件结构的优缺点进行了比较分析。对一些新型衍生结构(包括侧面多晶硅栅VDMOS、边氧沟道VDMOS和浮岛VDMOS)的特点进行了分析,叙述了新型SiC材料在VD-MOS器件中应用的最新进展,并指出了存在的问题和未来发展趋势。

LDMOS功率器件在T/R组件中工程化应用研究

LDMOS微波功率器件与Si双极器件相比具有输出功率大、效率高、带宽宽等特点,在军用雷达电子系统中的广泛应用也是大势所趋,与其传统应用的区别是射频脉冲工作及饱和区工作。为了实现LDMOS的大规模工程化应用,必须通过调试解决LDMOS在C类或AB类工作条件下的一致性问题,电路设计时带外抑制信号增益,通过减小感应电动势提高器件使用可靠性等设计手段实现该器件的雷达工程应用。