BLL6H1214-500：LDMOS晶体管

NXP推出针对L波段雷达应用的横向扩散金属氧化物半导体（简称LDMOS）晶体管，该晶体管在1.2GHz到1．4GHz的频率之间带来达500W的RF输出功率。

第七代LDMOS新型基站晶体管

BLC7G22L（S）-130基站功率晶体管基于NXP公司第七代横向扩散金属氧化物半导体（LDMOS）技术，专为高功耗和Doherty放大器应用进行了优化。与上一代产品相比，功率密度提高了20％，功率效率增长了两个百分点，而R th热阻则降低25％以上。第七代LDMOS的性能实现新的突破，达到3．8GHz，且输出电容减少25％，可实现宽频输出匹配，从而设计出更加简单、性能更好的Doherty放大器。

超低导通电阻沟槽栅LDMOS器件研究

本文提出了一种具有超低特征导通电阻的沟槽栅横向双扩散场效应晶体管(Trench Gate Lateral Double-diffused MOSFET,TG-LDMOS).本结构源极和漏极都在表面,与BCD(Bipolar CMOS DMOS)工艺相兼容.通过引入介质沟槽、垂直栅极、栅极下方的源极多晶硅以及栅极右侧的厚氧化层,将传统集成型功率器件的一维耐压拓宽为二维耐压,包括横向耐压与纵向耐压两个方向.其中,纵向耐压不占用横向元胞尺寸,进而在相同耐压水平上,使TG-LDMOS具有分立功率器件耐压效率高、导通电阻低的特点.本结构通过仿真优化做到了击穿电压(VB)为52 V,特征导通电阻(Ron,sp)为10 mΩ·mm^(2).结果表明,TG-LDMOS突破了硅器件的极限关系,与硅极限相比特征导通电阻降低了48%.

P波段450W硅LDMOS脉冲功率器件的研制

报道了P波段450 W硅LDMOS器件的研制结果。所研制器件采用沟槽技术实现背面源结构,采用场板技术提高击穿电压并降低栅漏电容,采用多晶硅金属硅化物结构降低栅阻。研制结果表明,在漏源工作电压36 V,脉宽20 ms,占空比35.7%的测试条件下,485～606 MHz全带内输出功率达到450 W,增益大于18 dB,效率大于60%。

硅LDMOS射频功率器件的发展历程与趋势

从芯片结构的变化以及可靠性的提升角度简述了LDMOS射频功率器件的发展历程及趋势,给出了LD-MOS的最新研制结果。现在LDMOS射频功率器件在向高工作电压、高输出功率、高可靠以及脉冲应用等方向发展。

高压功率LDMOS的场极板击穿电压分析

提高 LDMOS的一个关键步骤是加场极板以降低其表面击穿电压。文中分析了加场极板后的 LDMOS击穿电压模式 ,指出了场极板的分压作用和场极板边界的影响 。

基于电荷泵法的N-LDMOS界面态测试技术研究

详细研究了高压N-LDMOS器件的电荷泵(CP)测试技术,指出了高压N-LDMOS器件的特殊结构对其CP测试结果的影响,并解释了高压N-LDMOS器件的CP曲线不饱和的原因,同时对由于不同的源漏偏压造成的高压N-LDMOS器件CP曲线的变化进行了深入的理论分析。这些结论可以为CP法测量界面态密度提供实验指导,同时为更加准确地分析高压LDMOS器件的CP测试曲线提供理论指导。

适用于智能功率IC的700v Double-Resurf Ldmos研究

本文用Synopsys公司的TCAD工具-TWB(TAURUS WORK-BENCH)虚拟FAB进行研究设计了适用于智能功率集成电路的700v单晶扩散型Double-Resurf Ldmos。该高压管的生产工艺和标准的CMOS工艺完全兼容,只需要增加3张掩模板。通过优化工艺参数,用Medici仿真的最高耐压可以达到800v,导通电阻为16Ω,可以广泛应用于各种功率控制电路。

微波功率LDMOS的工艺仿真及研制

利用工艺仿真软件Tsuprem 4,针对氧化、退火等工艺进行仿真及校准,并据此对LDMOSFET进行了设计及工艺仿真。结合Medici得到LDMOSFET的结构参数以及相应电学参数,与研制结果进行了比较,仿真结果与实际研制结果吻合较好,实现了在工作频率1 GHz,VDD=28 V条件下,输出功率Po=10 W,Gp=10 dB,η=55%的良好性能。

双层场板长漂移区LDMOS热载流子退化研究

以中国科学院微电子研究所开发的双层场板长漂移区LDMOS为研究对象,通过长效(Long-term)可靠性实验展示了其特殊性退化过程,即I_(dss)快速下降—略微增长—再缓慢下降。通过TCAD仿真对双层场板长漂移区LDMOS的特殊退化现象进行仿真与分析,展示了器件内部物理量的变化。从理论上阐明了双层场板长漂移区LDMOS热载流子退化机理并对其特殊退化过程进行了解释说明。

LDMOS功率器件在T/R组件中工程化应用研究

LDMOS微波功率器件与Si双极器件相比具有输出功率大、效率高、带宽宽等特点,在军用雷达电子系统中的广泛应用也是大势所趋,与其传统应用的区别是射频脉冲工作及饱和区工作。为了实现LDMOS的大规模工程化应用,必须通过调试解决LDMOS在C类或AB类工作条件下的一致性问题,电路设计时带外抑制信号增益,通过减小感应电动势提高器件使用可靠性等设计手段实现该器件的雷达工程应用。

LDMOS器件静电放电失效原理及防护方法

探讨了LDMOS器件在静电放电脉冲作用下的失效现象和机理,阐述了LDMOS器件受到静电放电脉冲冲击后出现的软击穿现象,和由于寄生npn管导通产生的大电流引起器件局部温度过高,导致金属接触孔熔融的器件二次击穿现象。分析对比了不同栅宽、不同LOCOS长度和埋层结构LDMOS器件的静电放电防护性能,证实了带埋层的深漏极注入双RESURF结构LDMOS器件在静电放电防护方面的显著优势。

一种用于RF LDMOS功率放大器的匹配技术

介绍了射频高功率放大器设计中RF LDMOS器件的预匹配和匹配技术。针对一款高功率RF LDMOS-FET,在器件法兰封装内为其设计了预匹配电路,并在PCB板级对其进行了输入输出匹配电路的设计,使其在工作频带内较好地匹配到50Ω的系统参考阻抗上。仿真及测试结果表明,当频率为950 MHz时,该RF LDMOS功放的P-1 dB达到了48.8 dBm,直流到射频信号的转换效率达到了66.4%,功率增益在17.8 dB左右,IM3基本处在-30dBc以下,同时在整个869～960 MHz工作频带内,其S11小于-10 dB。

一种基于LDMOS器件的小型化P波段功率放大模块

设计了一种基于LDMOS器件的功率放大模块。该模块采用高增益的SiGe HBT单片、高压LDMOS单片和大功率LDMOS器件的多级级联形式,实现长脉宽(15ms)、高占空比(33%)、高增益(48dB)以及大功率(200W)的设计要求;同时,该模块采用独特的两腔体一体化结构设计,使整个模块的体积和重量缩小为相同性能水平产品的五分之一到十分之一。

LDMOS漂移区结构优化的模拟

RESURF LDM O S很难兼顾击穿电压和导通电阻对结构的要求。文中采用了D oub le RESURF(双重降低表面电场)新结构,使漂移区更易耗尽。从理论和模拟上验证了D oub le RESURF在漂移区浓度不变时对击穿电压的提高作用以及在保持击穿电压不变的情况下减小导通电阻的效果。同时,在LDM O S结构中加入D oub leRESURF结构也降低了工艺上对精度的要求。为新结构和新工艺的开发研制作前期设计和评估。

LDMOSFET电热耦合解析模型

建立了包含电热耦合相互作用的大信号非线性射频LDMOSFET解析模型—Agereelectro-thermal transistor(AET)模型,包括:模型的拓扑图、等热和脉冲器件测试表征系统、模型参数的提取过程。在Agilent的电子设计工具软件ADS中植入和实现了该模型,并将其应用于实际射频功率放大器的设计,通过测量验证了该模型的正确。

具有非均匀交叉分布P柱区的新型高压SJ LDMOS结构(英文)

提出一种具有非均匀交叉分布P柱区(NCDP)的新型超结(SJ)LDMOS,NCDP SJ由一排嵌入在N漂移区的P柱区组成。该超结结构通过减少P区电荷来确保漂移区电荷平衡并且抑制了衬底辅助耗尽(SAD)效应,使得漂移区有均匀电场,器件获得一个高的击穿电压(BV)。另外,由于交叉分布的P柱区被N型区域包围着,目前工艺技术导致的电荷掺杂轻微不平衡对器件的性能影响在文中研究的结构中相对更小。仿真结果表明文中提出的漂移区为15μm的器件耐压达到22V/μm,相比于常规超结(CSJ)LDMOS提高了100%,击穿电压达到330V。

高压LDMOS准饱和效应研究

借助于SILVACO TCAD仿真工具,研究了高压LDMOS电流准饱和效应(Quasi-saturation effect)的形成原因。通过分析不同栅极电压下漂移区的耗尽情况以及沟道与漂移区电势、电场和载流子漂移速度的分布变化,认为当栅压较低时,LDMOS的本征MOSFET工作在饱和区,栅压对源漏电流的钳制明显,此时沟道载流子速度饱和;而在大栅压下,随着沟道导电能力的增加以及漂移区两端承载的电压的增大,本征MOSFET两端压降迅速降低,器件不能稳定地工作在饱和区而进入线性工作区,此时沟道中的载流子速度不饱和。LDMOS器件的源漏电流的增大主要受漂移区影响,栅压逐渐失去对器件电流的控制,此时增大栅压LDMOS器件的源漏电流变化很少,形成源漏电流的准饱和效应。最后,从器件工作过程对电流与栅压的关系进行了理论分析,并从理论结果对电流准饱和效应进行了深入分析。

降低非自对准LDMOS功率管R_(DSon)离散性的途径

LDMOS 功率管工作在线性区时,R_(DSon)取决于沟道区及漂移区的图形尺寸与掺杂浓度。非自对准LDMOS 功率管漂移区的一端与栅极没有自对准关系,因此一些工艺偏差(诸如光刻 CD、重叠、刻蚀 CD等)均可影响器件的沟道长度。Motorola 公司在 SMOS7LV^(TM)工艺开发过程中,曾发现非自对准 LDMOS功率管 R_(DSon)离散比规范值大8%(1σ)。有关 R_(DSon)的离散的分析表明,主要是因重叠性不良而引起。优化对准方案之后,R_(DSon)离散可由原先的～12%降至<3%。