具有电阻场板的薄膜SOI-LDMOS的精确解析

介绍了一种对具有电阻场板的薄膜SOI LDMOS的精确解析设计方法 .在对电场分析的基础上 ,提出了新的电离率模型 ,并求出了电离率积分的准确路径 ,进而得到击穿电压、漂移区掺杂、漂移区长度与SOI硅层厚度、埋氧层厚度的关系 .模拟结果表明 ,解析与模拟结果具有很好的一致性 ,而且设计的器件具有击穿电压大、比导通电阻极小的优点 .

适用于智能功率IC的700v Double-Resurf Ldmos研究

本文用Synopsys公司的TCAD工具-TWB(TAURUS WORK-BENCH)虚拟FAB进行研究设计了适用于智能功率集成电路的700v单晶扩散型Double-Resurf Ldmos。该高压管的生产工艺和标准的CMOS工艺完全兼容,只需要增加3张掩模板。通过优化工艺参数,用Medici仿真的最高耐压可以达到800v,导通电阻为16Ω,可以广泛应用于各种功率控制电路。

高压LDMOS I-V特性宏模型的建立

目前LDMOS已经广泛应用于功率集成电路和微波集成电路中,建立LDMOS的SPICE等效电路变得很重要。以往的模型都是将LDMOS分为线性区和饱和区两段来分析,公式复杂而且计算量大。因此在数值模拟的基础上提出了全导通区域的伏安特性方程,建立了LDMOSI-V特性的宏模型。该模型的特点是参数少,易于提取,得到的SPICE等效电路简单,仿真容易收敛。

高压BCDMOS集成电路的工艺集成

对高压BCD-MOS器件的结构和工艺进行了研究,用器件模拟MEDICI和工艺模拟T-SUPREM软件分别对器件结构和工艺参数进行了设计优化.在工艺兼容的前提下,设计制作了包含NPN、PNP、NMOS、PMOS、高压LDMOS等结构的BCDMOS集成电路样管.测试结果表明,样管性能与模拟结果相符.

基于Saber的一种简化LDMOS静态物理模型

通过深入研究高压LDMOS器件内部的物理特性,给出了一个简化LDMOS物理模型。在漂移区,采用解析方法求解漂移区电场微分方程,经过合理假设,利用一种改进算法得到漂移区的电压降,在保证模型一定精度的前提下,简化了模型计算过程。特别是,根据Saber软件建模要求,将其改造成为适用于Saber的一个LDMOS模型,该模型能够嵌入到Saber进行电路仿真。

N型LDMOS器件在关态雪崩击穿条件下的退化

针对功率开关管在未箝位电感性开关转换时会反复发生雪崩击穿,引起器件参数退化的问题,对一种20V N型横向双扩散MOS器件(NLDMOS)在关态雪崩击穿条件下导通电阻的退化进行研究.通过恒定电流脉冲应力测试、TCAD(technology computer-aided design)仿真和电荷泵测试,分析研究导通电阻退化发生的区域及退化的微观机理,并针对实验结果提出2种退化机制:(1)NLDMOS漂移区中的空穴注入效应,这种机制会在器件表面产生镜像负电荷,造成开态导通电阻Ron的减少;(2)漂移区中的表面态增加效应,这种机制会造成载流子迁移率的下降,引起Ron的增加.这2种机制都随着雪崩击穿电流的增加而增强.

横向超结器件衬底辅助耗尽效应的研究与展望

横向超结双扩散MOS(SJ-LDMOS)的性能优越,在高压集成电路和功率集成电路中具有广阔的应用前景,而衬底辅助耗尽效应是制约横向超结功率器件性能的重要因素之一。分析了SJ-LDMOS衬底辅助耗尽效应的产生机理,总结了当前国内外消除SJ-LDMOS衬底辅助耗尽效应的技术,比较了各种技术的比导通电阻与击穿电压的关系。最后,从设计技术、工艺及理论模型三个方面,对横向超结器件的发展方向进行了展望。

降低非自对准LDMOS功率管R_(DSon)离散性的途径

LDMOS 功率管工作在线性区时,R_(DSon)取决于沟道区及漂移区的图形尺寸与掺杂浓度。非自对准LDMOS 功率管漂移区的一端与栅极没有自对准关系,因此一些工艺偏差(诸如光刻 CD、重叠、刻蚀 CD等)均可影响器件的沟道长度。Motorola 公司在 SMOS7LV^(TM)工艺开发过程中,曾发现非自对准 LDMOS功率管 R_(DSon)离散比规范值大8%(1σ)。有关 R_(DSon)的离散的分析表明,主要是因重叠性不良而引起。优化对准方案之后,R_(DSon)离散可由原先的～12%降至<3%。

高压BCD集成电路中高压功率器件的设计研究

高压功率集成电路的设计与制造因其具有的高技术难度而极具挑战性。所谓高压功率集成电路 (HV-PIC) ,是指将需承受高电压 (需达数百伏 )的特定功率晶体管和其它低压的控制电路部分兼容 ,制作在同一块 IC芯片上。文中以器件模拟软件 Medici为工具 ,用计算机仿真的方法 ,研究了高压 BCD电路中高压功率器件的设计问题 ,其中包括器件结构、掺杂浓度、结深等主要参数及其它一些技术因素对器件耐压的影响 ,并给出了相应物理意义上的分析。根据这一设计 ,在国内进行了一块高压功率 BCD集成电路的试制 ,经测试 ,耐压超过 660伏 ,输出功率 40 W,且电路的其它器件参数达到设计值 ,IC电路整体功能正常 。

一种新型的BCD工艺栅驱动集成电路

分析了高压栅极驱动集成电路热耗散产生的原因和隔离技术的特点,研制出一种新型的700VBCD工艺栅驱动集成电路.通过减小LDMOS电流和开启时间降低芯片高速工作时的发热量,配合电路设计调整了BCD工艺,解决了高功耗和地线浮动等制约其发展和应用的难题.仿真和测试结果表明,该集成电路工作在1MHz,400V时,总功耗仅为0.4W.