一种高效咬尾卷积码译码器的设计与仿真

介绍了咬尾卷积码的最优和次最优译码算法的实现细节,给出了采用新的蝶形图计算方法和环形内存来节省硬件资源的实现方法,最后给出了次最优算法在FPGA上的实现结果。