一种超高速太赫兹测试信号产生器的设计

太赫兹通信系统具有极高的数据率特性,对测试环境提出巨大挑战.本研究实现一种伪随机二进制序列(pseudo-random bit sequence,PRBS)发生器,能够支持正交相移编码(quadrature phase shift keying,QPSK)调制模式,实现在QPSK调制模式下高达40 Gbit/s码率的数据率输出,为太赫兹频带的通信系统应用测试环境提供必要条件.该PRBS发生器采用交叉存取的拓扑结构和高速数据选择器,延迟单元采用电流模式逻辑电路结构以保证高频工作情况下具有良好性能.电路采用标准40 nm互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)工艺,版图面积为0. 25×0. 15 mm2. PRBS产生器在电源电压为1. 0 V下功耗为37. 5 m W.该技术可解决太赫兹高速数据测试的瓶颈问题.