高k栅介质SOI nMOSFET正偏压温度不稳定性的实验研究(英文)

对高k栅介质SOI nMOSFET器件的PBTI退化和恢复进行实验研究,并且与pMOSFET器件的NBTI效应进行比较,分析PBTI效应对阈值电压漂移、线性及饱和漏电流、亚阈摆幅和应力诱导漏电流的影响。结果显示,PBTI的退化和恢复与NBTI效应具有相似的趋势,但是PBTI具有较高的退化速率和较低的恢复比例,这会对器件的寿命预测带来影响。最后给出在PBTI应力条件下,界面陷阱和体陷阱的产生规律及其对器件退化的影响。

基于电荷俘获-释放机制的电路PBTI老化建模

针对传统反应扩散(reaction-diffusion,R-D)机制不适合纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路正偏置温度不稳定性(positive bias temperature instability,PBTI)老化效应分析的问题,文章采用电荷俘获-释放(trapping-detrapping,T-D)机制,结合线性分析和数据拟合方法,建立了N型金属氧化物半导体(negative channel metal oxide semiconductor,NMOS)管PBTI效应引起的基本逻辑门单元的时延退化预测模型。仿真实验结果表明,采用该模型的电路PBTI老化预测结果与HSpice软件仿真得到的时延预测结果相比,平均误差为2%;关键路径时序余量评估实验表明,与基于R-D机制的老化时延模型相比,在相同的电路生命周期要求下,该模型需要的时序余量更小。

协同缓解PBTI和HCI老化效应的输入重排方法

文章考虑了晶体管堆叠效应对串联晶体管的信号占空比和开关概率的影响,提出了一种更精确的正偏置温度不稳定性(positive bias temperature instability,PBTI)和热载流子注入(hot carrier injection,HCI)效应的老化模型,并引入综合考虑信号占空比和开关概率的W值,根据W值的大小对输入信号重排序,以减小PBTI和HCI效应引起的电路老化。结果表明:与Hspice仿真结果相比,原有模型的平均误差为3.9%,而文中所提模型的平均误差能减小到1.4%;利用W值排序法进行晶体管输入信号重排序,逻辑门的寿命平均提高11.7%。

150 nm FDSOI器件的背栅NBTI效应研究

负偏置温度不稳定(NBTI)是器件的主要可靠性问题之一,本文通过对150 nm工艺的FDSOI器件进行加速应力试验,分析了不同栅极偏置应力、温度应力下器件阈值电压和饱和电流的退化特性,发现背栅偏置更容易导致NBTI退化,同时研究了正背栅耦合作用下NBTI效应的退化机理。