一种5～20GHz低插损低相位误差的CMOS衰减器

设计了一种具有低插入损耗、低相位误差的5位CMOS集总式衰减器.该衰减器基于0.18μm CMOS工艺,采用桥T和π形衰减结构,通过NMOS晶体管开关控制5个独立的衰减模块,在5-20GHz的工作频段范围内实现步长1dB、动态范围0-31dB的信号幅度衰减.其中,串联控制开关管采用体端通过电阻与源极相连的结构,在不增加寄生电容的前提下,降低导通电阻;并联控制开关采用体端交流悬浮结构,以提高整体衰减器的线性度.较大衰减量的衰减模块采用电感进行补偿,以减小附加相移.仿真结果显示,该衰减器插入损耗最小为6.1dB,最大为12.6dB,各状态衰减量均方根小于0.5dB,附加相移均方根小于3.4°,中心频率处1dB压缩点为14.13dBm.

0~21 GHz高精度宽带硅基数字衰减器设计

针对射频前端收发系统中衰减结构宽带性能不稳定的问题,提出具有双重电容补偿的新型开关内嵌式衰减结构。该结构基于容性校正网络,在节约核心电路面积的同时通过调节零、极点对频率响应的影响,达到拓展衰减单元工作频带的目的,以满足跨频段、宽频域射频通信收发前端的设计需求.基于HHNEC 0.18μm SiGe BiCMOS工艺,采用新型电容补偿结构设计6位步进式数字衰减电路,该衰减器通过6位数控开关实现64种衰减状态,衰减步进0.5 dB,衰减范围0~31.5 dB.仿真结果表明,在0~21 GHz工作频带内衰减误差均方根小于0.23 dB,附加相移均方根小于4.38°,插入损耗最大为−11.05 dB,最小为−4 dB,中心频率处1 dB压缩点17.3 dBm,核心电路版图面积0.86 mm×0.2 mm.