基于比特重排的减少机顶盒芯片DDR接口SSN的方法

封装电感引起的SSN(Simultaneous Switching Noise,同步开关噪音)效应阻碍低成本QFP(Quad Flat Package,四方型扁平式封装)封装的机顶盒芯片的DDR SDRAM(Double Data Rate Static Random Access Memory,双速率静态随机访问存储器,DDR)接口的传输频率.本文利用视频数据的相关性,及DDR颗粒的数据比特可以任意交换的特点,提出对DDR接口数据进行数据比特重排的方法来降低SSN效应.视频解码器使用到的数据在二维空间上高度相关.在DDR接口版图设计时将高比特位的数据与低比特位的数据在空间上交错放置,可使得DDR接口的电流分布更加平衡,减少通过封装寄生电感的平均电流,最终减少SSN.本文提出的方法成功用于台积电55rm工艺高清机顶盒芯片的设计.QFP封装的样片的DDR接口传输速率达到1066Mbps.

基于多种调制结合的比特重排混合ARQ方法

提出了一种适用于QAM调制的混合ARQ(HARQ)方法,该方法将比特重排和不同的调制等级结合,重传时可以选择更多的重排方式,并且重传的比特数与调制等级相对应,与已有的基于同种调制的比特重排方法相比,新方法在降低复杂度的同时能够进一步提高HARQ的性能。

基于非均匀星座的改进ARQ方案及其性能分析

本文针对调制阶数大于 4 的 MPSK 和 MQAM 调制,在重传中采用非均匀星座图和符号比特重新排序,提出了一种改进的 ARQ 方案。通过对 AWGN 信道下 ARQ 方案进行理论分析和数值仿真,表明基于非均匀星座的新方案在信道条件较差时能有效地提高重要比特的可靠性,若重传中结合符号比特重排和分组合并,则可使接收端解调合并后的比特可靠性趋于均匀且总体得到提高,从而有效地减少重传次数,提高系统的吞吐率。由于本文所提方案并不改变调制解调规则和数据分组长度,故容易实现和控制。

一种基于改进Logitic映射的跳频序列生成算法

在扩频序列生成算法中,针对周期抽取算法平衡性和比特重排算法稳定性的欠缺,基于改进的Logitic映射,结合采用比特抽取和扰动的方法,提出了一种改进的算法来构造跳频序列,提出的算法不需要考虑与其他映射或者序列进行同步的问题,很大程度上缩减了迭代次数。仿真结果表明,提出的算法可以提供相关性更加优良的序列,且均匀性、平衡性上优于周期抽取比特重排算法,汉明相关性与理论参考值近似重合。