无采保流水线型ADC中比较器失调后台校准方法与FPGA实现

为了解决超高速无采保流水线型ADC中比较器失调(包含孔径误差与静态比较器失调)对整体性能的影响问题,本文提出了一种后台数字校准方法.该方法通过在数字域对输出余差进行统计完成误差的检测,并在模拟域调节校准DAC完成误差的校准.校准基于余差均值之差和极值之和,分别对孔径误差和静态比较器失调进行迭代提取,避免了来自其他非理想因素的影响,提高了高频信号下ADC整体性能,有效提高了校准的稳定性.该方法应用于一款2.5 GS/s 12 bit ADC中,并基于FPGA进行实现.根据实际测试结果在输入信号频率为1.913 GHz时,校准后SNDR提高了8 dB.该校准方法降低了无采保流水线型ADC的设计难度和模拟电路的设计压力,为更高速、低功耗ADC设计提供了参考.

一种12-bit 50-MS/s 4-mW带比较器失调校正的逐次逼近型模数转换器

本文设计了一款低功耗12-bit 50-MS/s逐次逼近型模数转换器,提出了一种动态比较器失调电压校正技术,取代了采用预放大器降低比较器失调电压的传统方法,解决了比较器低功耗和高精度之间的矛盾;基于时分复用的方法,改进了转换器核心数字逻辑,只需传统结构1/2的硬件电路便能实现相同的功能.此外,本文针对桥接电容和寄生电容引入的非线性问题做了详细的分析和公式推导.本设计采用SMIC 65nm标准CMOS工艺,核心芯片供电电压为1.2V,采样速率为50MS/s,版图后仿真结果表明,该ADC可达到71.5dB的信噪比和84.5dB的无杂散动态范围,功耗为4mW,芯片核心面积为0.3×0.2mm2.

一种高速高精度比较器的设计

基于预放大锁存快速比较理论,提出了一种高速高精度CMOS比较器的电路拓扑.该比较器采用负载管并联负电阻的方式提高预放大器增益,以降低失调电压.采用预设静态电流的方式提高再生锁存级的再生能力,以提高比较器的速度.在TSMC0.18μm工艺模型下,采用Cadence Specture进行仿真.结果表明,该比较器在时钟频率为1GHz时,分辨率可以达到0.6mV,传输延迟时间为320ps,功耗为1mW.

新型低功耗过温保护电路设计

保护电路是电源管理芯片的一个重要环节,保证芯片内部模块的正常工作。相对于传统的过温保护电路,提出一种新型的结构简单且功耗低的过温保护电路,它利用BJT的负温度特性和比较器的失调特性实现迟滞。在0.25μm BCD工艺下,利用Cadence和Hspice工具对过温保护电路进行前端仿真验证。在不同电源电压和工艺角下,对该电路的开启温度和重启温度都进行了仿真测试。仿真结果表明,它能很好地抑制电源电压和工艺参数的变化造成的热关断阈值点的漂移,并且其功耗很低,静态电流不超过9μA.

一种降低并行ADC非线性误差的电容平均技术

提出了一种降低并行ADC中比较器失调的电容平均网络。该网络由比较器的输入失调存储电容和平均电容构成。通过理论推导和ADC系统级仿真,当平均电容与输入失调存储电容取值相等时,电容平均网络可以有效抑制70%以上的INL误差和DNL误差。

CMOS PWM D类音频功率放大器的过流保护电路

基于Class-D音频功率放大器的应用,采用失调比较器及单边迟滞技术,提出了一种过流保护电路,其核心为两个CMOS失调比较器。整个电路基于CSMC0.5μmCMOS工艺的BSIM3V3Spice典型模型,采用Hspice对比较器的特性进行了仿真。失调比较器的直流开环增益约为95dB,失调电压分别为0.25V和0.286V。仿真和测试结果显示,当音频放大器输出短路或输出短接电源时,过流保护电路都能正常启动,保证音频放大器不会受到损坏,能完全满足D类音频放大器的设计要求。过流保护电路有效面积为291μm×59.5μm。