期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
HBM模型中IC器件氧化层击穿机理 被引量:1
1
作者 孙可平 孙志强 《上海海事大学学报》 北大核心 2004年第4期86-88,共3页
在IC器件氧化层介质击穿物理模型的基础上,讨论人体带电放电模型(HBMESD)中波动电压加于氧化层上时绝缘介质氧化层的击穿机理。
关键词 氧化层击穿 IC器件 静电防护 介质击穿
下载PDF
交流信号对亚微米CMOS集成电路可靠性的影响 被引量:1
2
作者 黄炜 付晓君 +1 位作者 刘凡 刘伦才 《微电子学》 CAS CSCD 北大核心 2015年第1期145-148,共4页
介绍了交流信号对亚微米CMOS集成电路可靠性的影响,重点分析了亚微米CMOS集成电路中交流应力下的热载流子效应、电迁移、栅氧化层介质击穿效应。通过与直流应力下器件可靠性的对比,分析交流信号与直流信号对亚微米CMOS集成电路可靠性影... 介绍了交流信号对亚微米CMOS集成电路可靠性的影响,重点分析了亚微米CMOS集成电路中交流应力下的热载流子效应、电迁移、栅氧化层介质击穿效应。通过与直流应力下器件可靠性的对比,分析交流信号与直流信号对亚微米CMOS集成电路可靠性影响的差异。 展开更多
关键词 可靠性 热载流子效应 电迁移 氧化层击穿 交流影响
下载PDF
微电子生产工艺可靠性评价与控制 被引量:7
3
作者 孔学东 恩云飞 +1 位作者 章晓文 张晓明 《电子产品可靠性与环境试验》 2004年第3期1-5,共5页
简要介绍了可靠性评估(REM)测试结构设计,并介绍了REM试验中与时间有关的栅氧化层击穿(TDDB)、热载流子注入(HCI)效应和电迁移(EM)效应的评价试验方法及实例。REM技术与工艺过程控制(PCM)、统计工艺控制(SPC)技术结合起来就可以实现对... 简要介绍了可靠性评估(REM)测试结构设计,并介绍了REM试验中与时间有关的栅氧化层击穿(TDDB)、热载流子注入(HCI)效应和电迁移(EM)效应的评价试验方法及实例。REM技术与工艺过程控制(PCM)、统计工艺控制(SPC)技术结合起来就可以实现对工艺的可靠性评价与控制,某集成电路生产公司将它应用于金属化工艺中,确定了工艺输入变量与电迁移可靠性的相关性,优化了金属化工艺试验条件,提高了金属化系统的抗电迁移能力。 展开更多
关键词 可靠性评估 与时间有关的栅氧化层击穿 热载流子注入效应 电迁移效应 工艺过程控制
下载PDF
电磁环境中电子器件的失效分析(英文) 被引量:9
4
作者 张芳 蔡金燕 朱艳辉 《电子器件》 CAS 2009年第2期368-371,共4页
以现在应用较广泛的电子器件-MOS器件在电磁环境中的失效建模为例,针对MOS器件受到电磁脉冲和周期脉冲的冲击后,所表现出来的失效特征,得出它符合基于随机过程的退化失效模型所描述的结论。根据结论和两种电应力的特点,分别提出基于随... 以现在应用较广泛的电子器件-MOS器件在电磁环境中的失效建模为例,针对MOS器件受到电磁脉冲和周期脉冲的冲击后,所表现出来的失效特征,得出它符合基于随机过程的退化失效模型所描述的结论。根据结论和两种电应力的特点,分别提出基于随机过程的失效建模和动态应力-强度干涉建模。通过模型的建立和分析,初步制定出电子器件失效的试验方案。 展开更多
关键词 退化失效 氧化击穿 随机过程模型 动态应力-强度干涉模型 电磁脉冲应力
下载PDF
Substrate Hot Holes Injection Induced Breakdown Characteristics of Thin Gate Oxides
5
作者 刘红侠 郝跃 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第10期1240-1245,共6页
A substrate hot holes injection method is used to quantitatively examine the roles of electrons and holes separately in thin gate oxides breakdown.The shift of threshold voltage under different stress is discussed.It ... A substrate hot holes injection method is used to quantitatively examine the roles of electrons and holes separately in thin gate oxides breakdown.The shift of threshold voltage under different stress is discussed.It is indicated that positive charges are trapped in SiO 2 while hot electrons are necessary for SiO 2 breakdown.The anode holes injection model and the electron traps generation model is linked into a consistent model,describing the oxide wearout as an electron correlated holes trap creation process.The results show that the limiting factor in thin gate oxides breakdown depends on the balance between the amount of injected hot electrons and holes.The gate oxides breakdown is a two step process.The first step is hot electron's breaking Si-O bonds and producing some dangling bonds to be holes traps.Then the holes are trapped and a conducted path is produced in the oxides.The joint effect of hot electrons and holes makes the thin gate oxides breakdown complete. 展开更多
关键词 substrate hot holes thin gate oxides charge to breakdown MODEL
下载PDF
Multi-Defect Generation Behavior in Ultra Thin Oxide Under DT Stresses
6
作者 霍宗亮 毛凌锋 +1 位作者 谭长华 许铭真 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第2期127-132,共6页
The saturation behavior of stress current is studied.The three types of precursor sites for trap generation are also introduced by fitting method based on first order rate equation.A further investigation by statistic... The saturation behavior of stress current is studied.The three types of precursor sites for trap generation are also introduced by fitting method based on first order rate equation.A further investigation by statistics experiments shows that there are definite relationships among time constant of trap generation,the time to breakdown,and stress voltage.It also means that the time constant of trap generation can be used to predict oxide lifetime.This method is faster for TDDB study compared with usual breakdown experiments. 展开更多
关键词 DEFECT MOS structure time dependence dielectric breakdown
下载PDF
Effect of Snapback Stress on Gate Oxide Integrity of nMOSFET in 90nm Technology
7
作者 朱志炜 郝跃 马晓华 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第3期349-354,共6页
By measurement,we investigate the characteristics and location of gate oxide damage induced by snapback stress. The damage incurred during stress causes device degradation that follows an approximate power law with st... By measurement,we investigate the characteristics and location of gate oxide damage induced by snapback stress. The damage incurred during stress causes device degradation that follows an approximate power law with stress time. Oxide traps generated by stress will cause the increase of stress-induced leakage current and the decrease of Qbd (charge to breakdown),and it may also cause the degradation of off-state drain leakage current. Stress-induced gate oxide damage is located not only in the drain side but also in the source side. The tertiary electrons generated by hot holes move toward Si-SiO2 interface under the electrical field toward the substrate,which explains the source side gate oxide damage. 展开更多
关键词 snapback breakdown tertiary electron SILC charge to breakdown oxide trap
下载PDF
电磁脉冲应力下MOS器件退化失效建模
8
作者 张芳 蔡金燕 朱艳辉 《电子质量》 2008年第10期42-44,共3页
通过分析电磁脉冲应力下,栅氧化层软击穿(MOS器件主要失效模式)的失效机理,得出结论:它符合基于随机过程的退化失效模型。根据此结论,提出利用该模型来描述电磁脉冲应力下MOS器件的退化失效过程,并给出相应的退化失效模型。同时针对退... 通过分析电磁脉冲应力下,栅氧化层软击穿(MOS器件主要失效模式)的失效机理,得出结论:它符合基于随机过程的退化失效模型。根据此结论,提出利用该模型来描述电磁脉冲应力下MOS器件的退化失效过程,并给出相应的退化失效模型。同时针对退化失效模型中的失效阈值问题,研究了随机失效阈值问题,分析了周期电磁脉冲应力下MOS器件的失效阈值问题,给出动态应力-强度干涉(SS)I模型。这些为更合理描述和分析MOS器件的退化失效问题提供了新的途径。 展开更多
关键词 氧化击穿 随机过程模型 动态应力-强度干涉模型 退化失效 电磁脉冲应
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部