STI应力对90nm SONOS存储器的影响分析

随着CMOS工艺按比例缩小到90nm以下,浅沟槽隔离(STI)引起的机械应力对MOSFET器件性能的影响越来越严重。通过实验和TCAD仿真研究了STI应力对一种SONOS结构的90nm非易失存储器的影响。实验和仿真结果表明由于受到STI压应力的作用,靠近STI的SONOS边角存储单元和远离STI的中心存储单元存在阈值电压分布不一致的问题。为了减小STI应力对边角存储单元的影响,分别采用STIrecess和STISi3N4liner两种工艺去减缓STI产生的压应力。TCAD仿真结果表明采用STISi3N4liner工艺后边角存储单元受到的STI压应力比原有的基本工艺降低了20%以上。