高性能电压模求小电路

提出了一种多输入电压模CMOS求小/求大电路结构,它具有内部节点电压摆幅小,高速高精度以及结构简单等优点。电路复杂性随输入节点数的增多呈线性增长,且对于每个输入信号都具有相同的负载,即每一路的信号延迟都一样。采用CSMC0.6μm数模混合工艺对该结构进行了仿真及芯片流水,实测结果验证了性能。

一种模糊神经网络的硬件电路优化设计方式

为提高模拟电路实现模糊神经网络的精度,通过对模糊神经网络中的高斯函数电路、求小电路以及去模糊电路分别进行性能优化,从整体上达到模拟电路实现模糊神经网络中高精度、高速的特性要求.所设计的模糊神经网络整体电路采用电压模式实现,并通过逼近一个非线性函数来验证.所设计的模拟单元电路均采用TSMC 0.18μm工艺参数设计完成.通过Cadence软件仿真,结果表明:在1.8 V的工作电压下,所提出的改进型单元电路具有精度高、结构简单、便于调节和扩展的特性,并且能够完整地实现模糊神经网络的控制.