AVS帧间插值的线性汇编优化

用线性汇编语言重新设计程序结构优化循环语句,实现读取参考样本、滤波处理和移位裁剪算法的优化,避免重复读取同一个参考样本的情况。优化后的数据显示,线性汇编代码在时钟周期上效率大幅提高,优化效果相当明显。

基于ARM9TDMI的汇编优化方法

随着嵌入式产品设计上对系统资源、功耗和处理器性能的要求越来越高,对嵌入式系统软件的优化显得愈发重要。本文基于ARM9TDMI内核,从指令调整、寄存器分配、条件分支和循环结构等方面对汇编代码的优化方法进行了详细的论述。

基于Cortex-M4内核的AES-128-CTR算法汇编优化

随着物联网的快速发展,嵌入式硬件产品在保障数据安全方面面临极大挑战.AES(Advanced Encryption Standard)算法在数据加解密领域具有抗攻击性强、运算速度大以及分组长度灵活等优点.由于嵌入式微控制器不具有针对AES加密的扩展指令集,因此该算法的运行速度在微控制器平台上的表现远不如通用CPU(Central Processing Unit).为了解决这个问题,在基于Cortex-M4内核指令集的微控制器平台上,使用汇编语言提高了AES算法在CTR(Counter)模式下的运行速度.结合该内核特有的桶形移位器和三级流水线等特点优化算法的轮变换,缩减算法运行时所需的指令周期数.在FRDM-K82F开发板上的测试表明,该优化算法的运行效率高于C语言实现代码的运行效率,同时比基于协处理器所实现的硬件AES加密在成本和功耗方面更具有优势.

G.729.1算法的改进与DSP全汇编优化设计

在G.729.1宽带语音编码算法中,时域混叠编码器的谱包络编码根据帧内子带的相关性,采用差分霍夫曼编码来减少编码的比特分配。针对相邻帧对应子带的谱包络存在相关性,给出了在原有谱包络编码模式的基础上,增加一种帧间对应子带差分霍夫曼编码的模式来进一步减少谱包络的编码比特数,从而提高合成语音的质量。由于G.729.1可以根据信道的特征随时调整编码速率以取得更好的宽带语音质量,这使得该编码算法具有很高的复杂度。为了能在数字信号处理器(digital signal processor,DSP)上实时实现G.729.1,结合TMS320VC5505数字信号处理器对G.729.1算法采用全汇编实现,并对汇编后的G.729.1代码做了进一步的汇编优化,优化后的G.729.1算法在保证了高质量语音输出的同时,提高了编码效率,实现了对语音信号的实时处理。

C代码在TMS320C54X上的手工汇编优化

在DSP的开发中,代码优化是一种常用的提高程序运算效率的方法,本文结合笔者在TI公司54系列DSP上多年的开发经验,提出了手工汇编优化的一些方法以及手写线性汇编常遇到的一些问题,望对大家有所帮助。

基于CK810处理器的汇编链接时优化

提出基于CK810处理器的16/32位混编指令集汇编链接时优化技术。利用汇编输出二进制文件,根据CK810处理器的16/32位混编指令集中指令及操作数的特征,动态选择指令的编码方式,实现对指令relax,最大程度地提高了程序的代码密度。对于在汇编时不能确定编码方式的指令,通过留出重定位的方式,由链接时完成优化。在链接时,利用信息的确定性,实现对整个程序的压缩和指令的替换,使得程序执行效率更高,代码占用空间更小。汇编链接时优化技术克服了传统编译器只限于一个模块优化的缺点,把优化范围扩展到整个程序,实现了跨模块的优化,使得基于CK810处理器的程序代码密度平均提高7.52%,性能平均提升7.91%。

DSP汇编语言优化设计

执行效率是衡量DSP程序的性能的重要指标,因而程序的优化就显得十分必要.在TS201的环境下,基于汇编语言,结合MTI(动目标显示)的程序对SIMD(单指令多数据)技术、利用或避免延时、加强指令级并行、软件流水、循环展开等优化方法进行了比较和分析.优化后的汇编程序的效率提高了48.5%.

AMR基于ZSP500处理器的汇编代码优化

目前,大多数DSP虽然支持C编程,但是在实际工程应用中,最常用的方法是用C语言编写流程控制,搭建工程框架,具体的算法模块以及比较耗时的功能模块还是采用汇编语言来编写。对于复杂的算法和功能模块用汇编代码编写并对其进行优化,往往能够起到事半功倍的效果。由于AMR[1]语音编码基于ACELP算法[2]上的,而ACELP在码本搜索上算法比较复杂,我们在程序执行中集中力量优化代码搜索程序。本文充分利用ZSP500[5]硬件资源和精简、高效的指令集,实现了AMR-NB代码计算量的MCPS降低到一个我们需要的指标。

DSP汇编程序优化方案

对于复杂的算法和功能模块用汇编代码编写并对其进行优化,往往能够起到事半功倍的效果。DSP汇编指令多采取并行的方式,使其优化的潜力很大,复杂程度也很高。一个计算或一次存储器访问往往有多种实现方式及相应的指令,应选择最有效的指令。但几条最有效的指令放在一行内或几行内就不一定能得到最快的执行速度,甚至得不到正确的结果。这涉及到指令间的资源冲突、流水引起的数据相关性问题。本文从这两方面出发,以ADI公司的TS101程序为实例,归纳概括出对DSP汇编代码进行优化的一般方法。

基于RISC-V的FFmpeg多媒体算法库优化策略

RISC-V处理器的广泛应用使得FFmpeg多媒体算法库在RISC-V平台上的高性能实现日益重要。提出一种基于RISC-V架构的系列优化策略,针对开源音视频多媒体FFmpeg算法库中不同特征和计算密度的算法,利用RISC-V指令集的扩展性对算法库中某些耗时的算法进行指令加速和并行优化。在深入研究RISC-V开源架构的基础上,构建一个基于RISC-V开源架构的高性能FFmpeg算法库。针对不连续访存类算法、数据依赖类算法、数据快速转换类算法,从向量单元配置、向量化访存、汇编优化、指令流水优化4个方面出发,大幅提升FFmpeg算法库在RISC-V处理器上的性能。实验结果表明,采用以上优化策略后的FFmpeg算法库在基于RISC-V架构的XT-910芯片上的性能得到明显提升,其中的不连续访存类算法、数据依赖类算法、数据快速转换类算法的加速比分别为8.20、3.67、3.62。

数字信号处理器的汇编程序优化方案

虽然目前大多数DSP都支持C语言编程,但是在实际工程应用中,多是用C语言编写流程控制,搭建工程框架,具体的算法模块以及比较耗时的功能模块还是采用汇编语言来编写。因为用汇编语言进行编程可以利用电路自身硬件结构的特点对其进行优化与精简,从而能够使一些复杂的算法和功能模块在实时性方面取得非常好的效果。文中从指令并行和软件流水二方面出发,以ADI公司TS101系列电路的程序为实例,概括归纳出对DSP汇编程序进行优化的一般方法。

TMS320VC33的汇编语言程序设计和优化

高性能浮点DSP芯片TMS320VC33以其高速、低功耗、低成本、易于开发的显著特点,成为需浮点运算的便携式产品应用开发的理想的DSP器件。文章根据在TMS320VC33应用开发方面的经验,从硬件结构及其指令系统特点出发,总结并较为详细地阐述了汇编语言程序设计的几种优化方法。

快速归一化互相关算法及DSP优化实现

归一化互相关匹配算法具有较好的鲁棒性和很高的匹配精度,但是计算量很大,不能满足实时性要求较高的系统。为此本文提出了一种快速的归一化互相关算法,通过和表法来减少分母的计算量,通过多模板方案来减少分子的计算时间,并对算法和结构进行优化,移植到DSP平台中,充分发挥了ADSP TS201的优良性能,实验结果表明经优化后算法运行速度得到明显提高但匹配精度不变。

基于Blackfin533的H.264整数变换的优化实现

为了提高H.264算法的执行效率,在基于Blackfin533的嵌入式系统中对其进行了优化实现。该方法充分考虑了Black-fin533的系统资源和指令特点,利用其并行操作和向量操作指令,对整数变换算法进行了汇编优化。优化后的程序在VDSP++4.5软件环境中编译运行,利用环境查看指令周期功能,测试优化程序的执行速度。测试结果表明,与X.264代码中标准算法比较,优化后的汇编代码执行速度提高了近4倍。

H.265视频编码器在TMS320C6678上的优化实现

H.265是新一代视频编码标准,与第二代视频标准AVS和H.264相比可提升1倍的编码效率,但其复杂度也随之提升了4倍以上,给H.265的DSP嵌入式实时实现带来挑战。文中为实现DSP实时视频编码,通过对H.265视频编码算法复杂度进行分析,并基于TI公司的TMS320C6678 DSP芯片,从使用快速算法、针对芯片特点进行结构优化和使用汇编加速指令及重新安排指令流水线三个层次进行优化实现。实现结果表明,所提出的优化方法可以获得25倍的视频编码速度的提升,实现了D1分辨率视频的H.265实时编码处理。该方法可进一步扩展获得更高的编码速度的提升。

H.264编码器在TMS320DM642平台上的底层优化

在分析H.264编码器的结构和复杂度之后,提出了结合TMS320DM642性能特点的一些优化方法。这些方法提高了程序代码的并行性和存储器的访问效率,其中重点介绍了算法中比较耗时的半像素插值、绝对误差和(SAD)等关键模块的线性汇编优化。通过实验结果表明,优化过的编码器基本可以实现CIF格式视频流的实时编码。

面向嵌入式设备的深度学习物体检测优化算法

随着深度神经网络研究地不断深入,物体检测的精度和速率都在不断提升,但是随着网络层的加深,模型体积不断增大,计算代价也越来越高,无法满足神经网络直接在嵌入式设备上实现快速前向推理的需求.为了解决这个问题,本文针对嵌入式设备进行深度学习物体检测优化算法研究.首先,选择合适的物体检测算法框架和神经网络架构;然后在此基础上针对特定检测场景下采集的图片进行训练和模型剪枝;最后,对移植到嵌入式设备上的模型剪枝后的物体检测模型进行汇编指令优化.综合优化后,与原有网络模型相比,模型体积减小9.96%,速度加快8.82倍.

CDF97整数小波变换在DM642上的实现与优化

本文基于TI的TMS320DM642芯片,提出了一套CDF97小波的整数实现方案。使用QDMA实现了图像数据在存储空间中的高速搬移,并对小波算法部分进行了线性汇编优化,进而提高了实时性,达到了应用所需的计算速率,对于256x256的灰度图,分解层数为两层时,计算速率可达100帧/s。

G.718宽带语音编解码器的DSP实现及优化

G.718是ITU-T最新提出的一种嵌入式可变速率宽带语音和音频编解码标准,该算法将语音信号进行分类编码,算法复杂度大大增加,但可以在窄带和宽带均达到极佳的语音质量。在分析其算法原理和关键技术的基础上,结合TMS320C55x系列DSP平台和G.718算法特点,提出了合理的汇编优化实现方案,在TMS320C5505EVM上完成了实时宽带语音编解码器。实验测试表明,G.718算法的语音质量优于同类型其他算法的宽带语音编解码器。