沟槽栅FS-IGBT HTRB失效的调查分析

IGBT作为功率转换、功率控制的新型器件,已广泛应用于变频空调、电磁炉、电饭煲等产品。鉴于成本压力,在通流能力保持不变的前提下,IGBT将变得更小更薄。工艺上不论是给晶圆代工厂还是封装代工厂,都是极大地挑战。本文主要通过对沟槽栅FS-IGBT芯片封装后,HTRB上机时出现漏电增长的问题进行调查分析,澄清在芯片设计不变的前提下,找出HTRB失效的解决方法。

表面微沟槽对压气机叶栅气动性能的影响

为减小叶型损失,在压气机叶栅叶片表面布置沿流向的对称V形微沟槽,采用数值模拟方法研究了沟槽宽度和顶角、沟槽间隔、沟槽覆盖范围、进口湍流度以及来流马赫数对叶栅气动性能的影响。结果表明,总压损失降低主要由吸力面沟槽产生,合理匹配沟槽几何参数、覆盖范围以及来流条件,可实现较优的减损效果。对吸力面局部带沟槽结构,相同冲角下无间隔沟槽的减损效果优于有间隔沟槽的减损效果,当无间隔沟槽顶角度为60°时减损效果最优;相同沟槽结构的减损效果与冲角相关。来流湍流度增加使得相同冲角下光滑叶片和带沟槽叶片的总压损失增大,相同沟槽结构在同一冲角下的减损效果及最优减损效果对应的冲角受来流湍流度影响。冲角不变时相同沟槽结构的减损效果随来流马赫数增大整体呈下降趋势,最佳减损效果对应的无量纲沟槽宽度和具有减损效果的无量纲沟槽宽度范围不同。当保持沟槽无量纲宽度不变和沟槽其它参数不变时,不同来流马赫数条件下的最佳减损效果及其对应的冲角不同,较低来流马赫数条件下最佳减损效果更突出。微沟槽能够减小壁面平均剪切应力和湍动能,降低湍流边界层损失,同时能够推迟边界层流动分离,使得叶型损失降低。

1700 V精细沟槽栅IGBT器件设计

为了改善绝缘栅双极型晶体管(IGBT)器件关断损耗和导通压降之间的折中关系,同时降低器件制造成本,基于1 700 V电压平台设计了一种采用精细沟槽栅结构的IGBT。采用TCAD软件进行仿真,研究衬底电阻率、衬底厚度、沟槽栅深度、沟槽栅宽度、载流子存储层注入剂量、沟槽栅元胞结构等因素对精细沟槽栅IGBT器件性能参数的影响,确定了最优工艺参数,并对1 700 V精细沟槽栅IGBT芯片进行流片和封装。测试结果显示,相比普通沟槽栅IGBT模块,1 700 V精细沟槽栅IGBT模块在芯片面积减小34.2%的情况下,关断损耗降低了8.6%,导通压降仅升高5.5%,器件性价比得到了优化。

基于介电调制的埋双源沟槽栅TFET的生物传感器

目的:为检测生物分子,提出一种基于介电调制的埋双源沟槽栅隧穿场效应晶体管(DM-BDSTG TFET)的生物传感器。方法:采用更容易放置生物分子的沟槽栅结构,并利用Silvaco Atlas软件对基于DM-BDSTG TFET的生物传感器性能进行评估。结果:当栅源电压为1.1 V时,漏极电流灵敏度可以达到1.13×10^(12)。此外,亚阈值摆幅可以达到34 mV/decade。结论:基于DM-BDSTG TFET的生物传感器能够更好地提高对生物分子的检测和识别能力。

沟槽栅场终止型IGBT瞬态数学模型

沟槽栅场终止型代表了绝缘栅双极型晶体管(IGBT)的最新结构。由于沟槽栅结构与平面栅结构在基区载流子输运、栅极结电容计算等方面存在较大的不同,沿用平面栅结构的建模方法不可避免会存在较大的偏差。基于对沟槽栅场终止型IGBT结构特点及模型坐标系的分析,考虑载流子二维效应将基区分成PNP和PIN两部分,根据PIN部分的沟槽栅能否被PNP部分的耗尽层覆盖分析了栅极结电容计算方法,提出一种沟槽栅场终止型IGBT瞬态数学模型,并进行仿真与实验验证。

沟槽栅功率MOSFET导通电阻的模拟研究

为了进一步降低沟槽栅功率MOS器件的导通电阻,提出了一种改进的trench MOSFET结构.借助成熟的器件仿真方法,详细分析了外延层杂质掺杂对器件导通电阻和击穿电压的影响,通过对常规trench MOSFET和这种改进的结构进行仿真和比较,得出了击穿电压和导通电阻折中效果较好的一组器件参数.模拟结果表明,在击穿电压基本相当的情况下,新结构的导通电阻较之于常规结构降低了18.8%.

沟槽栅IGBT关键技术研究

与平面栅IGBT相比,沟槽栅IGBT能显著改善通态压降与关断能量的折衷关系,更适用于中低压高频应用领域。针对沟槽栅IGBT技术的挑战(主要包含沟槽刻蚀、栅氧生长、沟槽多晶硅填充等),研究并开发了沟槽栅一系列关键工艺:形貌优良的沟槽槽型,质量完好的栅氧生长工艺以及具备优良均匀性的原位掺杂多晶硅填充工艺等。采用改进工艺后的沟槽栅IGBT芯片具有良好的电学性能,展示出优异的栅氧特性,顺利通过了高温动、静态等多项测试,较平面栅IGBT体现出压降和损耗优势。

基于TCAD的低压沟槽MOSEFT栅漏电荷的研究

对于低压功率沟槽MOSFET的开关性能,栅-漏电荷Qgd是一个重要的参数。本文利用数值模拟软件TCAD(器件与工艺计算机辅助设计),研究了氧化层厚度、沟道杂质分布、外延层杂质浓度及沟槽深度等参数对功率沟槽MOSFET的栅-漏电容Cgd的影响以及栅-漏电荷Qgd在开关过程中的变化,指出了在工艺设计上减小栅-漏电容Cgd,降低器件优值,提高开关性能的途径。

沟槽栅IGBT深槽工艺研究

基于Lam 4420反应离子刻蚀(RIE)设备和Cl2气体开发了适用于沟槽栅IGBT的深槽等离子刻蚀工艺。通过调整HBr、O2和SF6等添加气体含量得到了无底切、底角圆滑、槽壁斜度3°左右、深度6μm的沟槽;通过系统优化气体流量、气压、电极间距和RF功率等工艺参数,得到了<5%的硅片内不均匀性,刻蚀速率可达800 nm/min。在完成CF4/Ar刻蚀和牺牲氧化等后续工艺后,槽型得到进一步改善。

栅极下加氧化层的新型沟槽栅E-JFET仿真研究

新结构沟槽栅E-JFET的特点是在栅极下隐埋局域氧化层,以降低栅电容,从而改善器件的开关速度,尤其是适用于低压高频领域。通过理论及仿真分析,与无隐埋氧化层的沟槽栅MOSFET以及沟槽栅E-JFET进行了性能比较。结果证明,该结构具有最低的开关功耗,即QG最小,在相同条件下相对于沟槽栅MOSFET和沟槽栅E-JFET来说,QG的改善分别可达到86.3%和13.4%。

沟槽面对扩压叶栅表面流态的影响

采用油流显示技术研究了沟槽面扩压叶栅表面流动的拓扑结构,通过与光滑叶栅壁面流动拓扑图像的比较,发现沟槽面能抑制叶背附面层的发展,减小附面层内低速流体的展向流动,减弱叶背附面层与叶背角区旋涡的相互作用.随后用总压耙对栅后流场进行了测量,和光滑叶栅测量结果相比,沟槽面叶栅端壁区总压损失低,主流区沟槽面叶栅尾迹宽度变小、损失降低,证实该非光滑面能减小叶栅二次流损失.

一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型

提出了一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型.在直流模型中使用两端电势建立JFET区等效电阻模型,并引入电子扩散区等效电阻,解决了因忽视JFET区源端电势导致的电流存在误差的问题.在电容模型中,漏源电容模型在BSIM4的基础上添加了屏蔽栅-漏等效电容模型,栅漏电容模型将栅漏偏置电压修改为栅极同栅-漂移区重叠区末端节点的电势差.使用泊松方程求解该节点电势,并引入栅氧厚度因子k1、屏蔽栅氧化层厚度因子k2、等效栅-漂移区重叠长度Lovequ和等效屏蔽栅长LSHequ对栅和屏蔽栅的结构进行等效,以简化泊松方程的计算并确保该节点电势曲线的光滑性.使用Verilog-A编写模型程序,搭建实验平台测试屏蔽栅沟槽MOSFET的直流特性、电容特性和开关特性,模型仿真结果与测试数据有较好的拟合,验证了所建模型的有效性.

容栅式沟槽测量仪传感器误差分析

本文采用理论和实验相结合的方法 ,在实验的基础上 ,对容栅式沟槽测量仪传感器的误差因素进行分析 ,并以数学方法得出误差规律 ,以解决生产和使用中遇到的实际问题。

4500 V沟槽栅IGBT芯片的设计与研制

为提升IGBT单芯片的电流密度,掌握高压沟槽栅IGBT技术,进行4500 V沟槽栅IGBT芯片的研制。使用TCAD仿真软件,对4500 V沟槽栅IGBT的衬底材料、载流子储存层设计、沟槽宽度、沟槽深度、假栅结构等方面进行研究和仿真分析,明确各方面设计与芯片性能的关系。根据总体设计目标,确定相应的芯片结构和工艺参数,并对4500 V沟槽栅IGBT芯片进行流片验证。验证结果显示:4500 V沟槽栅IGBT芯片的测试结果符合设计预期,芯片的额定电流、导通压降、开通损耗和关断损耗等关键参数相比平面栅IGBT芯片有明显优化。

1200V沟槽栅/平面栅场截止型IGBT短路耐量特性研究

研究了沟槽栅与平面栅结构1 200V/20A场截止(Field-stop)型(绝缘栅双极型晶体管)(IGBT)的短路耐量特性,从测试电路参数与器件本身的结构与工艺两方面对具有沟槽栅及平面栅结构的场截止型IGBT进行了探究,其中热耗散为引起击穿的主要原因。实际制作了沟槽栅-场截止型IGBT,采用优化的正面沟槽结构结合背面场截止薄片工艺,选择了合适的集电极-发射极间的饱和电流保证器件具有较低的导通压降的同时减少了焦耳热的产生,提升了芯片自身的抗短路能力(tsc>12μs),有利于沟槽栅IGBT应用的可靠性。

一种具有子沟槽结构的屏蔽栅MOSFET的研究

为了降低屏蔽栅沟槽型(SGT,Shield Gate Trench)MOSFET的导通电阻、提高器件的品质因数,通常使用增加屏蔽栅沟槽深度和密度的方法,但是在刻蚀高密度深沟槽时会使晶圆产生严重的翘曲现象。因此,提出一种100 V具有子沟槽(ST,Sub-Trench)的SGT(ST-SGT)器件结构。在相邻的主沟槽间插入子沟槽后,显著降低了器件栅极附近的电场峰值,避免栅氧化层出现过早击穿,同时较浅的子沟槽提升了外延层纵向电场分布的均匀性,改善了高密度深沟槽带来的晶圆翘曲问题。通过使用Sentaurus TCAD仿真软件,调节子沟槽深度和上层外延层电阻率两个重要参数,对ST-SGT进行优化设计。结果表明,当子沟槽深度为2.5μm、上层外延电阻率为0.23Ω·cm时,对应的ST-SGT的品质因数(FOM,Figure of Merit)最大,此时击穿电压为135.8 V,特征导通电阻为41.4 mΩ·mm^(2)。优化后的ST-SGT与传统SGT相比,其FOM提高了19.6%。

CPU电源电路用沟槽栅MOSFET与e-JFET开关管的功耗对比

本文主要针对低压功率开关管的功耗进行了理论分析,并在此基础上分别对两种典型结构的沟槽栅MOSFET和e-JFET在不同工作频率下的功耗分布和总功耗进行了定量的仿真计算和对比。通过研究发现,在一定工作条件下,常闭型e-JFET比目前常用的沟槽栅型MOSFET仅开关功耗就降低约24%,总功耗则降低约30%。将其运用于CPU电源电路中的开关功率管的制造,在高频领域有着极好的应用前景。

电荷耦合效应对高耐压沟槽栅极超势垒整流器击穿电压的影响

通过沟槽结构和可调节的电子势垒,沟槽栅极超势垒整流器可以更为有效地实现通态压降和反向漏电流之间的良好折衷.在高压应用时,电荷耦合效应对于提高该器件的反向承压能力起到了关键作用.本文通过理论模型与器件模拟结果,分析了沟槽深度、栅氧厚度和台面宽度等关键参数对电荷耦合作用下二维电场分布的影响,归纳出了提高该器件击穿电压的思路与方法,为器件设计提供了有意义的指导.在此基础上,提出了阶梯栅氧结构,该结构在维持几乎相同击穿电压的同时,使正向导通压降降低51.49%.

3300 V沟槽栅IGBT的衬底材料的优化设计

使用TCAD仿真软件对3 300 V沟槽栅IGBT的静态特性进行了仿真设计。重点研究了衬底材料参数、沟槽结构对器件击穿电压、电场峰值等参数的影响。仿真结果表明,随衬底电阻率增加,击穿电压增加,饱和电压和拐角位置电场峰值无明显变化;随衬底厚度增加,击穿电压增加,饱和电压增加,拐角位置电场峰值降低;随沟槽宽度增加,饱和电压降低,击穿电压和拐角位置电场峰值无明显变化;随沟槽深度增加,饱和电压降低,击穿电压无明显变化,拐角位置电场峰值增加;随沟槽拐角位置半径增加,击穿电压和饱和电压无明显变化,但拐角位置电场峰值减小。选择合适的衬底材料对仿真结果进行实验验证,实验结果与仿真结果相符,制备的IGBT芯片击穿电压为4 128 V,饱和电压约为2.18 V。

假栅P区互联对沟槽栅IGBT性能的影响

基于假栅条形元胞设计与200 mm(8英寸)沟槽栅成套关键工艺,成功研制1 700 V沟槽栅IGBT。通过Silvaco仿真与衬板测试,对比研究了假栅P区互联方式对器件的动静态特性与安全工作区的影响。与假栅P区接地方案相比,假栅P区浮空时器件导通与开关损耗更低、RBSOA能力更强。分析了假栅P区互联方式对器件性能的影响机理。器件采用假栅P区浮空方案,结合场截止与载流子存储技术,具有良好的综合性能,已通过各项验证,即将进行应用考核。