期刊文献+
共找到14篇文章
< 1 >
每页显示 20 50 100
MOS管沟道长度及衬底调制效应对其特性曲线影响的计算机模拟
1
作者 周瑞雪 《物理实验》 北大核心 2001年第9期19-21,共3页
借助 CAD电路仿真工具 PSpice模拟研究了
关键词 MOS管 特性曲线 长度调制效应 衬底调制效应 计算机仿真 MOS场效应管 PSPICE软件
下载PDF
高频控制开关用沟槽MOSFET的研究 被引量:2
2
作者 王翠霞 许维胜 +2 位作者 谢福渊 陈炬 吴启迪 《半导体技术》 CAS CSCD 北大核心 2009年第3期236-239,共4页
高频控制开关用功率器件要同时具备极低的导通电阻和栅漏电荷值,从而降低导通损耗和开关损耗。基于器件与工艺模拟软件TsupremIV和Medici,研究了工艺参数和设计参数对沟槽MOSFET器件击穿电压、比导通电阻和栅漏电荷的影响,优化设计了耐... 高频控制开关用功率器件要同时具备极低的导通电阻和栅漏电荷值,从而降低导通损耗和开关损耗。基于器件与工艺模拟软件TsupremIV和Medici,研究了工艺参数和设计参数对沟槽MOSFET器件击穿电压、比导通电阻和栅漏电荷的影响,优化设计了耐压30V的开关用沟槽MOSFET器件。对栅极充电曲线中平台段变倾斜的现象,运用沟道长度调制效应给出了解释。 展开更多
关键词 槽MOSFET 器件优值 长度调制效应 栅-漏电荷
下载PDF
一种高精度带隙电压基准源改进设计 被引量:5
3
作者 徐勇 王志功 +2 位作者 关宇 乔庐峰 赵斐 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2006年第12期2209-2213,共5页
在原有经典三条支路结构的带隙基准电路基础上,通过减少带隙电压源的电流源镜像次数及控制电流源漏源电压,在减小器件失配影响的同时,进一步减小了沟道长度调制效应的影响,大幅度提高了基准电压源的精度,降低了温度系数.封装后20... 在原有经典三条支路结构的带隙基准电路基础上,通过减少带隙电压源的电流源镜像次数及控制电流源漏源电压,在减小器件失配影响的同时,进一步减小了沟道长度调制效应的影响,大幅度提高了基准电压源的精度,降低了温度系数.封装后200片统计测试的结果:输出电压精度为1.23±0.02V,标准偏差d仅为0.007V,-40~85℃范围内的温度系数测试值在16ppm附近,芯片电源电流为100/μA.该改进电路的设计仿真结果和流片测试结果有很高的一致性. 展开更多
关键词 带隙基准 电压基准源 沟道调制 电源抑制比
下载PDF
跨导系数K_n的可变应用 被引量:1
4
作者 黎文福 张媛 吴玉广 《电子科技》 2007年第3期32-35,共4页
IC设计中,为计算方便,设计者往往将K_n作为常量使用。这与实际情况不符并会导致设计的电路进行仿真时的结果总与性能指标有一定的差距。本文在仿真基础上,探讨并解释K_n的影响因素。最后针对实际使用的情况,提出在模拟电路设计的定量计... IC设计中,为计算方便,设计者往往将K_n作为常量使用。这与实际情况不符并会导致设计的电路进行仿真时的结果总与性能指标有一定的差距。本文在仿真基础上,探讨并解释K_n的影响因素。最后针对实际使用的情况,提出在模拟电路设计的定量计算时应合理选取K_n的分区选择法。 展开更多
关键词 跨导系数 沟道调制系数 长度 分区选择法
下载PDF
采用负电阻技术的增益恒定放大器 被引量:1
5
作者 邹雪城 鲁力 +1 位作者 张程龙 余凯 《华中科技大学学报(自然科学版)》 EI CAS CSCD 北大核心 2008年第6期54-56,共3页
对传统型单级差分放大器在先进工艺下的增益降低进行分析,在电路设计实现上提出了具体的改进方法.通过金属氧化物半导体(MOS)管的交叉耦合正反馈形成了小信号负电阻,并通过负电阻抵消放大器的正的输出电阻,通过小信号负电阻的大小设置,... 对传统型单级差分放大器在先进工艺下的增益降低进行分析,在电路设计实现上提出了具体的改进方法.通过金属氧化物半导体(MOS)管的交叉耦合正反馈形成了小信号负电阻,并通过负电阻抵消放大器的正的输出电阻,通过小信号负电阻的大小设置,使得其增益能表达成为两个跨导的比值,并且能实现先进工艺下增益的提高,因而增益能不受工艺和沟道长度的影响,具有优异的工艺兼容性,适用于低压应用和深亚μm工艺.基于此结构,实现了工艺转换而无需再设计的放大器.仿真结果表明,该运算放大器能实现不同工艺下的增益恒定以及稳定的相位裕度. 展开更多
关键词 放大器 负电阻 长度调制 增益恒定 相位裕度
下载PDF
CMOS反相器电压传输特性的分析和仿真 被引量:5
6
作者 何晓燕 王庆春 《安康师专学报》 2006年第2期63-68,共6页
利用CMOS模拟电路理论,详细分析了CMOS反相器的大信号传输特性和小信号传输特性,并且给出了相应的M atLab和Psp ice仿真结果.
关键词 CMOS反相器 电压传输特性 小信号响应 长度调制效应
下载PDF
一种高精度电流镜电路架构的设计
7
作者 李艳 叶兵 张亚南 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2009年第11期1760-1762,共3页
电流镜在模拟电路中是核心模块之一,在模拟电路要求较高的场合,精度是决定电流镜性能的重要参数之一;但随着工艺尺寸的减小,由于沟道长度调制效应,电流镜电流匹配精度变低;采用UMC 65 nm工艺,通过Cadence公司的Spectre进行仿真验证,文... 电流镜在模拟电路中是核心模块之一,在模拟电路要求较高的场合,精度是决定电流镜性能的重要参数之一;但随着工艺尺寸的减小,由于沟道长度调制效应,电流镜电流匹配精度变低;采用UMC 65 nm工艺,通过Cadence公司的Spectre进行仿真验证,文章所提出的电流镜电路架构实现了较高的精度,使得随着工艺尺寸的减小所带来的偏差能够很大程度减小,满足了电路对高精度的要求。 展开更多
关键词 模拟电路 电流镜 长度调制效应 高精度 运算放大器 失配
下载PDF
GaAs MISFET制备中的选择性腐蚀研究
8
作者 陈宏江 杨瑞霞 +1 位作者 武一宾 杨克武 《半导体技术》 CAS CSCD 北大核心 2005年第10期22-25,共4页
研究了体积比为1:1到10:1的50%柠檬酸/双氧水溶液对GaAs/AlxGa(?)-xAs结构腐蚀的选择特性, 用α台阶仪、原子力显微镜(AFM)等方法研究了腐蚀样品表面的微观形貌。利用这种选择腐蚀技术制备了undoped-GaAs/n-GaAs调制掺杂沟道金属-绝缘体... 研究了体积比为1:1到10:1的50%柠檬酸/双氧水溶液对GaAs/AlxGa(?)-xAs结构腐蚀的选择特性, 用α台阶仪、原子力显微镜(AFM)等方法研究了腐蚀样品表面的微观形貌。利用这种选择腐蚀技术制备了undoped-GaAs/n-GaAs调制掺杂沟道金属-绝缘体-半导体场效应晶体管,获得了很好的器件特性参数,证明了这种腐蚀溶液适合于器件制备中的栅挖槽工艺。 展开更多
关键词 选择湿法腐蚀 柠檬酸 调制掺杂 金属-绝缘体-半导体场效应晶体管
下载PDF
一种用于超高速ADC的输入信号缓冲器设计
9
作者 胡远冰 《电子产品世界》 2018年第6期55-57,62,共4页
提出一种基于TSMC40LP工艺的输入信号缓冲器,用于12 bit 4 GSPS ADC的缓冲器设计。本缓冲器采用开环源随器结构,由于工艺角和温度变化,开环结构的缓冲器的输出共模将会漂移,导致比较器的输入共模发生漂移,使得比较器的比较结果发生错误... 提出一种基于TSMC40LP工艺的输入信号缓冲器,用于12 bit 4 GSPS ADC的缓冲器设计。本缓冲器采用开环源随器结构,由于工艺角和温度变化,开环结构的缓冲器的输出共模将会漂移,导致比较器的输入共模发生漂移,使得比较器的比较结果发生错误。采用Replica共模反馈的方式为主缓冲器提供共模,实现缓冲器的输出共模的稳定,避免比较器因为共模变化而工作不正常。为了达到线性度的要求,通过叠层源随器和电容,将输入信号耦合到源随器的漏端,避免了短沟道器件的沟调效应。源随器采用深N阱器件,消除了衬底偏置效应。本源随器提供强大的输入信号驱动,避免多通道ADC交织时,相互之间的影响。同时驱动大的电容负载,并提供高质量的输入信号。后仿真得到源随器的最小带宽为9.7 GHz,在1 pF负载,500 MHz,800 mVpp输入信号时,SFDR为79.86 d B,满足12 bit 4 GSPS ADC的要求。 展开更多
关键词 缓冲器 沟道调制效应 衬底偏置效应 线性度
下载PDF
大电流高速场效应管驱动器
10
作者 王泰徽 郑迅 《电子与封装》 2020年第10期37-41,共5页
传统驱动器由级联式的反相器组成,很难兼备速度快、驱动能力强及可靠性高的特点。为了提升驱动器的综合性能,设计了一款高速场效应管驱动器。通过仿真,在18 V工作电压下,可在60 ns内完成10000 pF电容充电,峰值电流达到4 A以上。通过对0.... 传统驱动器由级联式的反相器组成,很难兼备速度快、驱动能力强及可靠性高的特点。为了提升驱动器的综合性能,设计了一款高速场效应管驱动器。通过仿真,在18 V工作电压下,可在60 ns内完成10000 pF电容充电,峰值电流达到4 A以上。通过对0.5μm高压BCD工艺流片后的电路测试,结果证明利用该设计,高速场效应管驱动器电路实现了预期的充放电速度,且性能可靠稳定。 展开更多
关键词 宽高压范围 沟道调制效应 加速电容 分时驱动
下载PDF
AlGaN/GaN高电子迁移率器件外部边缘电容的物理模型 被引量:2
11
作者 刘乃漳 张雪冰 姚若河 《物理学报》 SCIE EI CAS CSCD 北大核心 2020年第7期256-264,共9页
AlGaN/GaN HEMT外部边缘电容Cofd是由栅极垂直侧壁与二维电子气水平壁之间的电场构成的等效电容.本文基于保角映射法对Cofd进行物理建模,考虑沟道长度调制效应,研究外部偏置、阈值电压漂移和温度变化对Cofd的影响:随着漏源偏压从零开始... AlGaN/GaN HEMT外部边缘电容Cofd是由栅极垂直侧壁与二维电子气水平壁之间的电场构成的等效电容.本文基于保角映射法对Cofd进行物理建模,考虑沟道长度调制效应,研究外部偏置、阈值电压漂移和温度变化对Cofd的影响:随着漏源偏压从零开始增加,Cofd先保持不变再开始衰减,其衰减速率随栅源偏压的增加而减缓;AlGaN势垒层中施主杂质浓度的减小和Al组分的减小都可引起阈值电压的正向漂移,正向阈值漂移会加强沟道长度调制效应对Cofd的影响,导致Cofd呈线性衰减.在大漏极偏压工作情况下,Cofd对器件工作温度的变化更加敏感. 展开更多
关键词 HEMT 外部边缘电容 长度调制效应 模型
下载PDF
1.8VCascode电流基准源设计与仿真 被引量:1
12
作者 康赟鑫 苑芳 +6 位作者 徐翎 张晓晓 陈明玉 雷嘉懿 孙成帅 吴庆宇 林忠海 《电子制作》 2022年第13期75-78,共4页
针对传统基准电流源因沟道长度调制效应导致的支路电流不一致的问题,本文从电路分析原理出发,设计了一个Cascode结构的高阻抗电流基准源,详细分析了基准电路内部存在的反馈方式,Cascode电路以及自启动电路的工作原理,对支路电流进行了... 针对传统基准电流源因沟道长度调制效应导致的支路电流不一致的问题,本文从电路分析原理出发,设计了一个Cascode结构的高阻抗电流基准源,详细分析了基准电路内部存在的反馈方式,Cascode电路以及自启动电路的工作原理,对支路电流进行了定性分析。基于Cadence Spectre仿真工具,完成了电路的设计与仿真、版图的绘制。通过仿真,在1.8V的电源电压、TSMC0.18μm CMOS的工艺下,电流基准源在达到正常工作状态后两支路能稳定输出10μA的电流且与电源电压无关,并提高了电路的输出阻抗;在-20℃~120℃下,温漂系数为133ppm/℃;电路功耗仅为58.33μW。符合设计目标。 展开更多
关键词 CASCODE 电流基准 长度调制效应 高输出阻抗 仿真
下载PDF
一种用于LED背光驱动的带隙基准源
13
作者 何晓宇 《电子元件与材料》 CAS CSCD 2016年第7期23-26,共4页
依据带隙基准源的基本原理设计了一种用于LED背光驱动芯片的带隙基准源,与传统带隙基准源相比,设计的带隙基准源采用了无运放电路结构。该电路在基于0.5mm BCD工艺下完成设计,通过Hspice仿真表明,当温度在–40^+125℃变化时,基准源输出... 依据带隙基准源的基本原理设计了一种用于LED背光驱动芯片的带隙基准源,与传统带隙基准源相比,设计的带隙基准源采用了无运放电路结构。该电路在基于0.5mm BCD工艺下完成设计,通过Hspice仿真表明,当温度在–40^+125℃变化时,基准源输出电压在1.227 5~1.229 8 V之间变化,温漂系数仅为11.36×10^(–6),基准源供电电压在6~8 V之间变化时,基准源输出电压相对变化量为0.85%,满足了设计要求。 展开更多
关键词 LED背光驱动 带隙基准 共源共栅 长度调制 启动电路 仿真
下载PDF
DC Gain Analysis of Scaled CMOS Op Amp in Sub-100 nm Technology Nodes:A Research Based on Channel Length Modulation Effect
14
作者 程嘉 蒋建飞 蔡琪玉 《Journal of Shanghai Jiaotong university(Science)》 EI 2009年第5期613-619,共7页
Metal-oxide-semiconductor field effect transistor(MOSFET) intrinsic gain degradation caused by channel length modulation(CLM) effect is examined.A simplified model based on Berkeley short-channel insulator-gate field ... Metal-oxide-semiconductor field effect transistor(MOSFET) intrinsic gain degradation caused by channel length modulation(CLM) effect is examined.A simplified model based on Berkeley short-channel insulator-gate field effect transistor model version 4(BSIM4) current expression for sub-100 nm MOSFET intrinsic gain is deduced,which only needs a few technology parameters.With this transistor intrinsic gain model,complementary metal-oxide-semiconductor(CMOS) operational amplifier(op amp) DC gain could be predicted.A two-stage folded cascode op amp is used as an example in this work.Non-minimum length device is used to improve the op amp DC gain.An improvement of 20 dB is proved when using doubled channel length design.Optimizing transistor bias condition and using advanced technology with thinner gate dielectric thickness and shallower source/drain junction depth can also increase the op amp DC gain.After these,a full op amp DC gain scaling roadmap is proposed,from 130 nm technology node to 32 nm technology node.Five scaled op amps are built and their DC gains in simulation roll down from 69.6 to 41.1 dB.Simulation shows transistors biased at higher source-drain voltage will have more impact on the op amp DC gain scaling over technology.The prediction based on our simplified gain model agrees with SPICE simulation results. 展开更多
关键词 analog circuits complementary metal-oxide-semiconductor (CMOS) analog integrated circuits MODELING operational amplifiers simulation technology node
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部