不同沟道长度MOSFET的热载流子效应

对同一工艺制作的几种不同沟道长度的 MOSFET进行了沟道热载流子注入实验。研究了短沟 MOS器件的热载流子效应与沟道长度之间的关系。实验结果表明 ,沟道热载流子注入使 MOSFET的器件特性发生退变 ,退变的程度与器件的沟道长度之间有非常密切的关系。沟道长度越短器件的热载流子效应越明显 ,沟道长度较长的器件的热载流子效应很小。

MOS管沟道长度及衬底调制效应对其特性曲线影响的计算机模拟

借助 CAD电路仿真工具 PSpice模拟研究了

沟道长度对IGZO薄膜晶体管性能的影响

在室温条件下采用射频磁控溅射的方法在热氧化SiO_(2)衬底上生长IGZO薄膜作为有源层,并将其制备为薄膜晶体管器件.研究不同的沟道长度对IGZO薄膜晶体管电学性能的影响.使用场发射扫描电子显微镜(SEM)表征IGZO薄膜的厚度,使用原子力显微镜(AFM)表征薄膜的表面形貌.实验结果表明,沟道长度对IGZO薄膜晶体管有着重要影响.当沟道长度为10μm时,IGZO薄膜晶体管的开关电流比达到1.07×10^(8),载流子迁移率为3.81cm^(2)/V,阈值电压为27V,亚阈值摆幅为2V/dec.

超短沟道绝缘层上硅平面场效应晶体管中热载流子注入应力导致的退化对沟道长度的依赖性

随着场效应晶体管(MOSFET)器件尺寸的进一步缩小和器件新结构的引入,学术界和工业界对器件中热载流子注入(hot carrier injections,HCI)所引起的可靠性问题日益关注.本文研究了超短沟道长度(L=30—150 nm)绝缘层上硅(silicon on insulator,SOI)场效应晶体管在HCI应力下的电学性能退化机理.研究结果表明,在超短沟道情况下,HCI应力导致的退化随着沟道长度变小而减轻.通过研究不同栅长器件的恢复特性可以看出,该现象是由于随着沟道长度的减小,HCI应力下偏压温度不稳定性效应所占比例变大而导致的.此外,本文关于SOI器件中HCI应力导致的退化和器件栅长关系的结果与最近报道的鳍式场效晶体管(Fin FET)中的结果相反.因此,在超短沟道情况下,SOI平面MOSFET器件有可能具有比Fin FET器件更好的HCI可靠性.

沟道长度对碳纳米管薄膜晶体管阈值电压的调控作用

根据碳纳米管薄膜晶体管特有的渗流输运机制,通过改变器件的沟道长度实现了对器件阈值电压的调控。与通常的晶体管阈值电压调控方法相比,该方法具有工艺简单且阈值电压调控范围大的优势。这种阈值调控方法不仅是对常规晶体管阈值调控方法的有益补充,同时也对碳纳米管薄膜晶体管的实际应用进程具有重要的促进作用。

沟道长度对国产28nm pMOSFET NBTI的影响研究

负偏置温度不稳定性(NBTI:Negative Bias Temperature Instability)是半导体先进工艺MOSFET器件最普遍、最严重的老化效应之一,严重地影响着集成电路的可靠性。研究了沟道长度对国产28 nm pMOSFET器件MBTI的影响,结果表明:针对单一沟道器件,沟道长度越短,NBTI效应越严重。但是,针对多个器件单元串联组成的长沟道器件,NBTI效应只与每个器件单元的沟道长度有关,与器件单元数量无关。

MOS晶体管V_T成品率与沟道长度的关系

本文用Monte Carlo法模拟计算短沟MOSFET阈值电压V_T的成品率。当沟道变短,由于短沟道效应产品的V_T值变得更加分散。此外,当沟道长度L进入亚微米区,源漏的耗尽区可能在沟道中相接或重迭而使沟道消失。上述二个原因使V_T的成品率下降。

MOSFET漏源寄生电阻及有效沟道长度的萃取方法

提出一个精确萃取MOSFET漏源寄生电阻及有效沟道长度等参数的方法.这些参数的确定对于器件特性的模拟、分析以及对于生产工艺的监控具有实际意义.该方法采用一组特定的测试器件并使用计算机程序辅助来进行参数的萃取.使用萃取到的参数计算器件的漏电流特性并将其与实测数据进行比较,结果表明两者相符很好.

具有亚2-nm沟道长度的二维垂直p-n结二极管

尺寸极限微缩的p-n结二极管对互补金属氧化物半导体(CMOS)集成电路的发展至关重要.然而,由于界面缺陷和短沟道效应,实现5 nm以下沟道长度的p-n结二极管仍然面临着巨大的挑战.本文展示了1.9 nm沟道的WSe_(2)/WS_(2)垂直p-n结二极管,实现了~8×10^(3)的高开关比和~17的整流比.此外,沟道长度为4.7 nm的器件具有~10^(4)的高开关比和~10^(3)的整流比.其高性能源于无肖特基势垒的接触导致的理想带排列,以及无缺陷的全范德华(vdW)界面导致的低隧穿电流和小的费米钉扎效应.因此,我们实现了p-n二极管的本征性能.该策略也可以扩展到其他的p-n结,如WSe_(2)/MoSe_(2)和WSe_(2)/MoS_(2),这表明我们的策略具有普适性.该策略为电子器件尺寸微缩和集成电路的进一步发展提供了新的思路.

沟道尺寸对深亚微米GGNMOS保护器件特性的影响

基于测试结果,研究了不同沟道宽度、沟道长度对深亚微米单叉指栅接地N型金属氧化物半导体静电放电保护器件性能的影响机制,并得出保护器件沟道尺寸的优化准则.基于SMIC 0.18μm CMOS工艺进行流片及传输线脉冲测试,得到了不同版图参数条件下保护器件的I-V特性.基于失效电流水平变化趋势以及器件仿真结果,分析了相关物理机制.研究结果表明,沟道宽度的选取必须结合器件的导通均匀性情况,同时沟道长度值则通过改变器件沟道下方的热分布影响保护器件的鲁棒性.利用实验方法分析了沟道尺寸对单叉指栅接地N型金属氧化物半导体保护器件性能影响的物理机制,对深亚微米保护器件的版图设计提供了优化指导.

VDMOSFET沟道区的研究

讨论了影响沟道长度及沟道的夹断区长度的因素,通过沟道区的优化促进了VDMOSFET性能的提高.

双栅MOSFET'S的短沟道效应

双栅 MOS 场效应晶体管(DG-MOSF-ET'S)随沟道长度的缩短而阈值电压和击穿电压等相应的降低,即出现了所谓短沟道效应。本文就是对这种特性进行分析和推导。以使对 DG-MOSFET'S 有更进一步的认识,从而达到更广泛的应用。

SOI器件的增强短沟道效应模型

为了探索SOI器件总剂量辐照后阈值电压漂移量和沟道长度的关系,利用器件模拟软件ISETCAD,对不同沟道长度的PDSOI NMOS管进行了总剂量辐照模拟。模拟结果表明,随着沟道长度的减小,背沟道MOS管阈值电压漂移越来越大,并且漂移量和辐照偏置密切相关,称此效应为SOI器件的增强短沟道效应。以短沟道效应理论为基础对此效应的机理进行了解释,并以短沟道效应模型为基础对此效应提出了一个简洁的阈值电压漂移模型,通过对ISE模拟结果进行曲线拟合对所提出的模型进行了验证。

新型垂直沟道的NPN型偶载场效应晶体管的设计及特性

研制了一种新模式的半导体场效应晶体管——垂直沟道的偶载场效应晶体管(VDCFET) ,这种结构可以避免现有光刻技术的制约 ,使用常规的半导体双极晶体管工艺 ,既可把有效沟道长度减短 ,大大提高器件的速度 ,又可将电源电压降低到小于 1 V,大幅度降低功耗 ,改进其电学性能 .本器件可应用于高频电路、D触发器、环振电路及反相器等重要电路 .从纵向和横向报道了器件的设计思想 ,并给出了器件特性的测量结果 .

P沟道恒流二极管的电流扩展方法

介绍了P沟道恒流二极管和NPN双极型晶体管的工艺制作,采用PN结隔离技术实现隔离,巧妙地将集电极、发射极和恒流二极管沟道区同时制作,得到兼容后的结构,并对兼容结构进行了特性仿真。介绍了工艺流程,讨论了沟道长度、沟道厚度、沟道杂质浓度、基区宽度等结构参数对器件特性的影响。并用该兼容工艺将P沟道恒流二极管的恒定电流值放大了73倍。

高频控制开关用沟槽MOSFET的研究

高频控制开关用功率器件要同时具备极低的导通电阻和栅漏电荷值,从而降低导通损耗和开关损耗。基于器件与工艺模拟软件TsupremIV和Medici,研究了工艺参数和设计参数对沟槽MOSFET器件击穿电压、比导通电阻和栅漏电荷的影响,优化设计了耐压30V的开关用沟槽MOSFET器件。对栅极充电曲线中平台段变倾斜的现象,运用沟道长度调制效应给出了解释。

1000V 4H-SiC VDMOS结构设计与特性研究

设计并优化了一种基于4H-SiC的1000V垂直双扩散金属氧化物半导体场效应晶体管(VDMOS),在留有50%的裕度后,通过Silvaco仿真软件详细研究了器件各项参数与耐压特性之间的关系。经优化,器件的阈值电压为2.3V,击穿电压达1525V,相较于相同耐压条件下的Si基VDMOS,4H-SiC VDMOS的击穿电压提升了12%。此外,击穿时4H-SiC VDMOS表面电场分布相对均匀,最大值为3.4×10^(6)V/cm。终端有效长度为15μm,约为Si基VDMOS的6%,总体面积减小了近1/10。并且4H-SiC VDMOS结构简单,与相同耐压条件下的Si基VDMOS相比,未增加额外的工艺步骤,易于实现。