数字存储示波器波形捕获率测试方法

通过描述数字存储示波器的波形捕获率与“死区时间”的关系，利用随机过程理论对波形捕获率的量化方法进行分析，提出了一种通过外特性定量测试示波器的波形捕获率的方法，并对常见的示波器捕获率进行了测试验证。

数字示波器具有高波形捕获率的数字荧光设计

基于分段存储和平行处理技术,提出了一种具有高波形捕获率的数字荧光示波器设计方法。该文首先介绍了高波形捕获率的数字荧光技术处理原理和流程,然后着重介绍了分段存储原理和具体实现方法、波形频度并行叠加原理及实现方法和荧光波形的转化实现方法。高波形捕获率数字荧光示波器技术的实现,和传统方法相比进一步提高了荧光示波器对异常和偶发信号的捕获能力。

数字示波器波形捕获率提升方法研究

该文研究内容为数字示波器波形捕获率及其提升方法。首先,阐述目前数字示波器波形捕获率的定义和测试方法;其次,针对不同架构类型的数字示波器,分析限制数字示波器波形捕获率指标的瓶颈,并指出相应的关键提升路径;接着,指出当今主流类型数字示波器(数字荧光示波器)在波形捕获率提升方面的技术方案;最后对全文进行了总结。

DSP控制系统中实时波形的捕获与分析

在DSP控制系统软件设计和调试过程中,通常需要分析一些系统的内部信号。提出了一种基于DSP集成开发环境CCS的TMS320F24x/240x系列DSP控制系统实时波形捕获的方法。通过在三相感应电机DSP控制系统中的应用,可以证明该方法的有效性。

数字三维示波器波形映射技术研究

数字三维示波器是一种不仅能捕获和显示信号的时间-幅度信息,而且能够以不同的辉度或颜色等级显示不同事件出现概率的数字存储示波器.突出的特点是具有较高的波形捕获率,其核心是三维波形映射技术.首先描述波形采集过程与死区时间的关系,用随机过程理论对瞬态偶发信号捕获的概率进行分析,然后介绍了一种采用并行处理架构的三维波形映射原理及其数学模型.设计并实现了数字三维示波器波形映射功能,测试结果表明该波形映射技术提高了波形捕获率,增强了测试性能.

数据采集系统波形亮度调节与校正技术研究

在数据采集系统中，大量地采用了并行技术来提高波形捕获率，并利用信号信息的三个维度，即幅度、时间以及幅度在时间上的分布，将短时间内累计的多幅波形映射成一个具有亮度或颜色等级显示画面。在此过程中，波形亮度调节与校正技术在保证波形显示亮度基本不随实际捕获的波形幅数变化的前提下，通过亮度或颜色等级尽可能的表现被测波形的细节。通过深入分析三维波形映射过程，建立了波形亮度调节与校正技术的数学模型，并结合工程应用，在数字三维示波器上实现了提出的数字波形映射方案，在保证亮度等级基本不变的条件下，可显示波形细节更多。

数字示波器的“静默”和捕获技术

由于器件和功能的增多导致电路的测试和调试越来越困难,要全真地捕获非周期的噪声、串扰和瞬时等信号几乎不可能。通过分析数字示波器的原理,探知示波器的静默和捕获过程,分析总结了三家著名示波器生产厂家对波形捕获所应用的各项新技术。通过随机概论理论对波形捕获率的分析,得到了捕获率的量化计算公式和影响因素。提出了触发输出法和双脉冲计数法二种测试示波器波形捕获率的方法,并对市场中常见示波器的捕获率进行了实测验证。

一种用于数字存储示波器的三维波形显示技术的设计

本文采用可编程逻辑的实现方法，设计了一种可用于数字存储示波器（DSO）的三维波形显示技术。运用此技术的数字示渡器与传统数字存储示波器相比，具有更高的波形捕获率，采用不同的波形绘制方法，整个波形的绘制全部由硬件（FPGA）完成。同模拟示波器一样，波形显示具有实时的辉度等级，因此可以提供波形的统计信息。

基于DDR2的二维波形映射技术研究与实现

波形捕获率是衡量示波器波形采集性能的1个重要指标,提高示波器的波形捕获率有助于提高对偶发信号的捕获能力。利用FPGA内部RAM资源或者外挂高速RAM作为映射缓冲区这一做法已经被广泛采用,但是成本高、局限性大。基于DDR2 SDRAM读写速度快、容量大、器件成熟的优点,设计了1种采集与显示并行处理的二维波形图像处理单元(WGPU)。映射结果表明利用本设计可以大大提高示波器的波形捕获率,改善示波器对偶发信号的捕获能力。

高速深存储数据采集系统研究与设计

存储深度表征了示波器在最高实时采样率下连续采集并存储采样点的能力。提高存储深度有助于提高系统分析波形细节的能力,但同时也会导致系统响应速度的下降。基于超高速并行采样和波形快速定位与缩放等技术,设计了实时采样率高达6 Gs/s,存储深度高达512 Mpts的高速深存储数据采集系统,重点提出了一种深度存储条件下的波形快速定位与缩放技术,以解决提高深度存储所带来的响应速度慢、波形捕获率低等问题。最后给出信号实时数据采集的实验结果。结果表明运用波形快速定位与缩放技术,系统响应速度大幅提高,可以快速定位并显示用户所关心的波形细节,提高示波器的性能。

10 Gsps数字三维示波器关键技术研究

数字三维示波器不仅能捕获和显示信号的时间-幅度信息,而且能够以不同的辉度等级或颜色显示事件出现概率。系统采用自适应非均匀综合校正方法实现10 Gsps实时采样;采用实时数字频率补偿方法实现带宽1 GHz模拟通道;采用多体交叉三维映射体系实现500 000 wfms/s波形捕获率。运用这些关键技术研制了工程样机,并给出整机测试结果。实验表明该系统的各项技术指标居于国内领先,为高性能数字三维示波器奠定了技术基础。

一种数字存储示波器智能触发技术研究

针对测试者捕捉和观察混杂在周期信号中的偶发、异常信号的需求,提出了一种数字存储示波器的智能触发方法。首先分析了传统测试方法效率低、测量方法受限等弊端,然后介绍了智能触发技术的总体设计方案、工作流程和技术优势,其核心是通过硬件实时判别能任意设置的可编程触发模板,最后给出了将该技术实现于某型号数字存储示波器的具体实施方法以及应用验证结果。测试表明,该技术具有较高的偶发、异常事件捕获效率,是对示波器波形捕获功能的有益补充。

动态采集过程的系统模型和评价方法研究

波形捕获率是数字存储示波器的主要指标,它代表了系统在单位时间内捕获波形的能力。但对于一个实际的采集系统而言,其定义过于粗略,不能够准确地衡量和评价采集系统的动态性能。通过建立非均匀的动态采集模型,并分析被测信号频率与采集系统最小死区时间的关系,给出了评价数据采集系统性能的新指标:平均波形捕获率、最大波形捕获率和最小波形捕获率。在此基础上进一步提出采用分段测量平均波形捕获率的方法来评价采集系统平均性能,并在实际系统中进行了验证,给出了测试结果。

基于FPGA的GOOSE报文解析模块设计与实现

为了提高通用面向对象变电站事件(GOOSE)报文的传输实时性和可靠性性能,给出一种基于现场可编程逻辑门阵列(FPGA)的GOOSE报文快速有效解析的方法。利用FPGA的并行执行机制,设计并实现了GOOSE报文解析有限状态机与订阅检验判断流程。通过对实例的行为仿真及波形捕获,验证了设计在较大网络流量下能够实现过滤并快速解析GOOSE与链路自检的功能。相对于传统CPU的顺序执行处理方式,基于FPGA的变电站实时报文解析设计具有更高的实时性及可靠性,为过程层设备的设计与开发提供了新思路。

一种基于分段存储的三维映射方法

三维波形映射技术提高了数字示波器的波形捕获率,但死区时间仍然广泛存在。提出了一种"分段存储集中映射"三维成像方法。根据时基将高速大容量动态存储器(DDR3 SDRAM)分成多段存储区域,连续存储多幅具有相同触发条件的波形,将DDR3 SDRAM中的多幅波形集中映射。基于双口RAM的快速波形映射技术和多路并行映射技术大大缩短了映射时间,在保证高波形捕获率的同时实现了数据的海量存储,使整个DDR3 SDRAM存储的波形时间范围内实现了无缝采集。通过建立数学模型证明了该系统能在更短时间内捕获到异常波形,双脉冲测试法测出该系统的最高捕获率为6 250 000 wfms/s,经过分析得出系统死区时间比为43.86%。

一种提高DSO插值性能的方法研究

由于受到ADC转换速率的限制,当数字示波器工作在快速时基档位时,最高实时采样率往往不能满足显示要求,这时候就需要对原始采样数据进行插值。目前,在进行波形内插时普遍采用了由软件实现正弦插值的方法,但该方法具有运算效率低、波形恢复质量差等缺点。文章提出了一种多相滤波器插值算法,该算法能够有效的减少波形失真,同时将该算法用FPGA设计实现,使数据处理的速度得到极大的提升,大大地提高了示波器在插值时的波形捕获率。

串行总线触发与解码方法研究

研究了示波器平台下对串行总线进行触发与解码的方法。根据完成触发和解码方式的不同,分为纯软件法、半硬件法及纯硬件法。纯软件法的触发与解码均由软件实现,可分析总线速率高、节省硬件资源,但触发实时性差、解码耗时长;半硬件法采用硬件触发、软件解码,触发实时性好、可分析总线速率高,但解码耗时长;纯硬件法的触发和解码皆通过硬件实现,触发实时性好、解码速度快,但占用一定的硬件资源、可分析的总线速率受硬件水平限制。最后给出了试验测试过程及结果分析,验证了方法研究的正确性。

数字荧光示波器设计与实现

数字荧光示波器是一种量大面广的基础型测试仪器,它能够精确记录电压和时间的变化波形曲线,广泛应用于电子装备的科研、生产、试验和技术保障测试。该文介绍了数字荧光示波器的总体设计方案以及研制过程中所涉及的关键技术。