基于FPGA的宽波特率误差容忍范围的UART设计

在进行高速数据传输时,串行通信会存在通讯双方波特率时钟相对误差以及受到环境因素的干扰,导致通信质量可靠性的下降。针对这一问题,对串行通信波特率误差的容忍范围进行了研究,并基于FPGA设计了一种基于波特率自适应的动态采样接收方法,能够将波特率误差容忍范围提高至15%。通过仿真与实验对该方法进行了验证,结果表明该设计较大幅度的增大串行通信对波特率误差的容忍范围,从而提高了串行通信的可靠性与稳定性。