针对流水冲突的微处理器功能验证程序的自动生成

功能验证是处理器设计中的关键问题 ,而基于激励向量仿真的方法是功能验证的主流技术 ,其难点在于如何产生高效的测试程序 .研究了针对流水冲突的测试程序的自动生成方法 .与常规技术相比 ,该方法适用于深度流水、指令系统复杂的处理器 ,具有自动化程度高、针对性强等优点 .本文方法已应用于 32位 RISC处理器的验证中 。

一种流水冲突的最优调度解

文章对流水冲突问题进行分析,给出了用时段间隔矩阵表示流水线冲突状态的方法。该方法方便明确,易于计算机实现。同时给出了实现流水线冲突调度的定理及其证明。

应用Petri网模型解决向量处理器流水线冲突

针对自行设计的32位向量处理器流水线中的3种冲突:结构相关、控制相关和数据相关,建立了时延Petri网模型。该模型给出计算流水线所需停顿周期数的具体算法,根据所建模型中使用权的状态得出数据前递需要具备的条件。应用该算法计算流水线所需停顿周期数来消解冲突,并通过对向量处理器指令仿真时序图的分析验证了结果的正确性。

RISC微处理器流水线的测试

现代微处理器的指令都是流水执行,流水线测试也应成为功能测试的一部分.讨论了指令在流水线中的执行以及指令间的依赖关系,给出了NRS4000微处理器的流水线的依赖图及精细依赖图.然后,依据指令在流水线的状态,将指令分成六类,分析了流水线中所有可能出现的“写后读”冲突.最后,给出了NRS4000微处理器的流水线测试序列和测试程序.

基于仿真的32位RISC微处理器的功能验证方法

提出了一种基于仿真 (simulation- based)的 32位 RISC微处理器的功能验证方法 .以伪随机生成和针对流水线模型生成激励向量方式相结合为主的验证环境的建立 ,提高了功能验证的自动化程度和效率 ;同时采用代码覆盖率来分析和指出功能验证中的遗漏之处 ,从而提高了整个验证环境的完备性 .另外 ,通过 FPGA硬件验证的结果以及 32位RISC微处理器流片的测试结果 。

适合行列合并译码算法的LDPC码的构造

针对低密度奇偶校验(LDPC)码译码器使用行列合并(RCJ)译码算法时存在的流水线冲突问题,提出了一种构造适合行列合并译码算法的LDPC码的方法。该构造方法在渐进添边(PEG)构造算法的基础上,加入行运算顺序的约束条件,使得利用该算法构造的LDPC码在行运算顺序上相邻两行内的非零块不同时共用一列,从而避免了硬件布局布线冲突,减少了流水线延时,提高了译码速率。仿真结果表明,用这种方法构造的LDPC码与全球微波互联接入(WiMAX)标准给出的LDPC码的译码性能相当,而且有效地减少了译码迭代次数,降低了硬件实现复杂度,提高了LDPC译码器吞吐率。

一种语音压缩编解码芯片中调用过程的实现

针对低速率语音压缩算法对处理器系统实时处理复杂运算的性能要求,就程序调用过程的ASIC实现问题进行了对比与分析,进而提出了用层次状态寄存器控制存取算子对存储体交叉访问的方法,并结合运用寄存器窗口传递参数的功能,以及利用空指令硬布线处理流水线冲突的方法,有效地解决了TR600芯片中调用过程存在的主要问题.

基于TMS320C54x DSP的RSA加解密系统

RSA公钥加密体制在现代安全体制中占有重要地位。这种加密体制计算复杂度高,因此,DSP芯片是一种很好的选择。本文介绍了用TMS320C54xDSP实现RSA加密体制的一套快速算法,并给出了不同模长下RSA签名和认证时间的测试结果。