m×n流水型排序问题关键零件法的改进

关键零件法用于解m×n流水型排序问题时存在两点不足:一是没有给出适用条件,影响了优化程度;二是没有确定优化程度,不知何时得到满意解.为了解决这些不足,改进后的关键零件法给出了近似最优解解法严格的适用条件、近似适用条件以及新的零件排序规则.改进的解法优化程度明显,非常接近最优解,而且可以判断距最优解最大的距离.

静态非流水型作业排序方法研究

本文分析了非流水型作业排序的特点，提出在单件小批生产条件下，以最小延期交货损失费、最小在制品占用成本和最大设备利用率为排序目标，采用新的优化规则及算法求近优排序结果．实例分析表明，非流水型作业排序具有实际意义的方案数远小于理论方案数。

流水型水沟配种设施对马岗鹅繁殖性能的影响

[目的]提高种鹅繁殖性能和降低养殖成本。[方法]利用人工开挖的流水型水沟对马岗鹅进行配种,研究流水型水沟配种设施对马岗鹅繁殖性能的影响。[结果]与对照组比,试验组种鹅年产蛋量提高5.71%,受精率、孵化率和健雏率分别降低0.43%、0.64%和1.13%。[结论]利用流水型水沟配种能大幅度减少养鹅场用地面积,降低养殖成本,提高经济效益。

线路条数法在m×n流水型排序问题中运用的探讨

传统的m×n流水型排序问题近似最优解解法只是给出一个方案而已,没有考虑进一步调优,因此影响优化程度。为了解决这一问题,提出了调优线路条数法。该方法简单适用,便于掌握,优化程度高,而且在多数情况下比较容易得到最优解。

多品种流水型生产条件下加工周期的计算

多品种零件批在多工序上进行流水型加工时,由于各工序各零件的单件工时的差异,将产生零件停歇现象和设备等待现象。本文通过对这两种现象的深入分析,探讨出各零件之间、各工序之间的零件停歇时间和设备等待时间之间的数量关系。并在此基础上推导出多品种生产中的顺序移动,平行移动及平行顺序移动等三种移动方式的零件批加工周期计算公式,同时将其转化为极简便的矩阵算法。这优于目前通常所采用的甘特图法。该算法不仅用数字算法取代图解法,使之更易于运用计算机求解,并且有助于求解m×n流水型的排序优化问题。

一类3×n流水型排序问题新近似最优解法的探讨

3×n流水型排序问题解法较多,有些方法虽简单,但效果不佳。同时也没给出适用条件。为了解决这一问题,针对3×n流水型排序的特点,提出了新的解法及其适用条件。新解法从缩短关键线路的长度的角度出发,利用均衡原理,虽比关键加工中心法稍微复杂,但优化程度明显,更接近最优解,此外,新解法在多数情况下可以判断是否达到最优解,且比较容易得到最优解。

面向流水型设备的组件行为协同自动化

现有的面向自动化设备的建模工具不能完全具备直接描述设备行为、行为可推导以及领域友好性等3个基本特征,业界亟待出现一种面向组件行为协同的自动化代码生成工具.为此,基于实体流模型和自动规划技术,文中提出了一种面向流水型设备的组件行为协同自动化方法,并证明了所生成的协同组件行为的操作序列满足物料安全加工条件,展示了一个中型银行卡个人化设备中的组件行为协同自动化的案例.由示例可见,生成的序列既可便于映射物理操作指令,又可观察系统状态变化以利于调试,有效地提高了流水型设备的控制系统的开发效率和可靠性.

一种基于流水型ADC的高速真随机数发生器

1.5位每级流水型ADC子单元的传输函数满足混沌映射的特性,通过将子单元的两个数字输出进行异或,改变产生序列的分布特性,即可用来产生独立且均匀分布的随机数.根据这个原理设计实现了一种高速真随机数发生器,并引入了一种新型的高速低功耗预放大锁存比较器.仿真结果表明,在未加任何后处理电路修正的情况下,生成的随机序列即可通过NIST标准随机性检测,输出比特率可达200Mb/s.

“非流水型n×m排序问题”简便方法的改进

一、问题的提出《排序问题》是运筹学中的一个问题.它可表述为:“n个不同零件需在m台设备上加工,怎样安排零件的加工顺序,使加工所耗的总工时最少?”这一问题,由于加工顺序的编排受多种因素的制约,情况异常复杂,因此,寻找最优排序方案非常困难.只有少数几种简单的情形,它才得到了完善的解决.其中主要有:1.当m=2时,即n种不同零件在两台设备上加工,且工艺顺序相同,或各零件在加工时所通过的设备顺序相同.这种问题的优化,已由Johnson于1954年提出了解决的方法.Johnson规则是:“如果各零件都需先在设备A上加工,然后转入设备B上加工,那末若加工时间短的工序是在A设备上进行的,则安排其零件先加工。

一种低时延的基于流水型译码器的BICM算法

本文将低时延的流水型译码器应用到BICM(bit-inter鄄leavedcodedmodulation)算法中,与同样使用8-PSK调制、卷积编码的BICM-ID(bit-interleavedcodedmodulationwithiter鄄ativedecoding)相比,在瑞利衰落及加性白高斯信道下,获得了相同的BER性能。重要的是,本文提出的改进算法有较低的译码时延。

非流水型排序问题解法初探

一般的非流水型排序问题,目前还没有较理想的数学解法。本文提出的排序方法,可求得较优的排序方案,为合理安排作业任务,缩短生产周期,提高设备利用率,提供了较科学的依据。

一种14位80 MS/s流水线型A/D转换器设计

基于SMIC 0.18μm CMOS工艺,设计了一种14位80 MS/s的流水线型A/D转换器(ADC)。为了降低ADC整体功耗,首级电路采用2.5 bit无采样保持(SHA-less)结构。进一步,基于套筒式共源-共栅结构提出了一种改进型运放,通过复制尾电流反馈技术和增益提高技术的应用提升了运放的速度和增益,且功耗较低。比较器仅采用动态锁存器以减小级间延迟。还采用了栅压自举开关降低开关导通电阻,提高采样网络带宽和线性度。芯片测试结果表明,在1.8 V电源电压、采样频率为80 MHz的条件下,输入信号频率分别为10 MHz和70 MHz时,ADC的动态参数性能相差不大。其中,输入信号频率为70 MHz时,信噪失真比(SNDR)为72.2 dB,无杂散动态范围(SFDR)为85.82 dB,有效位数(ENOB)为11.7 bit,品质因数(FoM)为0.38 pJ/(conv·step)。

预制小箱梁智能U型流水线施工工艺研究

随着城市建设的不断发展,桥梁作为城市交通的重要组成部分,其施工效率和质量显得尤为重要。以预制小箱梁的施工为研究对象,结合智能化技术,探讨了U型流水线施工工艺对于提升施工效率和保障工程质量的作用。通过对比分析不同施工方法的优劣,论证了智能U型流水线在预制小箱梁施工中的可行性和优越性。研究结果表明,智能U型流水线施工工艺能够有效地提高施工效率,降低施工成本,并且在工程质量控制方面具有显著优势。

8位高速低功耗流水线型ADC优化设计研究

采用每级为1.5位精度的7级流水线结构,即7级子ADC设计一个8位80 MS/s的低功耗模数转换电路。通过设计精简且高效的数字校准和输出寄存模块,消除ADC实现过程中各种因素的影响,提高ADC的精度和信噪比。采用0.18μm CMOS工艺完成加工后,测得该ADC在输入信号为36.25 MHz,采样速率为80 MHz下的信噪比(SNR)为49.6 dB,有效位数(ENOB)接近8位,典型的功耗电流只有18 mA,整个ADC的芯片面积为0.5 mm^(2)。

流水线型ADC误差及相应校正策略研究

流水线ADC存在许多非理想因素,这些误差会从不同方面影响流水线ADC的整体性能.为了进一步提高流水线型ADC的性能,需要对误差源做一个全面的概括,并采用相应的校正方法来消除.首先对流水线型ADC的各种误差源做了一个全面的介绍,针对不同误差提出了相应的消除方法,然后介绍了当前最常用的几种数字辅助校正方法,最后对各种数字校正方法的使用条件和优缺点进行了对比和总结.

一种ROM-Less的流水线型DDS设计

本文介绍一种ROM-Less直接数字频率合成器设计。利用正弦多项式近似直接产生数字正弦波,而无需限制相幅转化速度的ROM.。其数字部分采用流水线结构,可以实现高速,小芯片面积,并且可以得到约为-85dBc的无杂散动态范围,提高了整个DDS系统的性能。关键字:直接数字频率合成器;ROM-Less;多项式近似;

流水线型ADC MAX1200及其与DSP的接口

新型的流水线结构模数转换技术是实现高速、高精度、低功耗的数据转换的新技术。介绍16位MAX1200的结构、原理及其在高速数据采集系统中与DSP的接口及应用,可对流水线型ADC有初步了解。

运动图像实时压缩的流水线型自分块二维DCT硬件核的设计

为实现运动图像的实时压解传输,在优化二维DCT算法的基础上,采用流水线型自分块结构以及系数转换、矩阵转置、数据装载和截位的通盘解决方式,构造了一个流水线型自分块的二维DCT硬件核,以实现运动图像的实时压缩。

基于遗传算法的流水线型JSP优化问题的研究

生产过程的时间组织是现代企业生产管理的重要组成部分,由整体优化的原则,应用遗传算法对编制流水线型生产作业计划问题进行分析与设计,优化作业车间的调度,实现生产系统成本的降低和生产周期的缩短,提高企业运作效率。该算法利用标准问题测试能够得到最优解,这为求解流水型车间作业调度问题提供了一种有效的方法。

一种0.18μm数字工艺的12bit 100MS/s流水线型ADC设计

描述一个基于TSMC 0.18μm数字工艺的12 bit 100 Ms/s流水线模数转换器的设计实例。该模数转换器采用1.5bit每级结构,电源电压为1.8V。包括十级1.5 bit/stage和最后一级2bit Flash模数转换器,共产生22bit数字码,数字码经过数字校正电路产生12 bit的输出。该模数转换器省去了采样保持电路,电路模块包括:各个子流水级、共模电压生成模块、带隙基准电压生成模块、开关电容动态偏置模块、系统时钟生成模块、时间延迟对齐模块和数字校正电路模块。为了实现低功耗设计,在电路设计中综合采用了输入采样保持放大器消去、按比例缩小和动态偏置电路等技术。ADC实测结果,当以100 MHz的采样率对10MHz的正弦输入信号进行采样转换时,在其输出得到了73.23dB的SFDR,62.75dB的SNR,整体功耗仅为113mW。