SPIHT算法的改进及其并行流水实现结构

SPIHT是一种实用的高性能图像压缩编码算法 .文中提出了一种对SPIHT算法的改进算法 ,研究了其高速实现问题 ,给出了该算法的并行流水实现结构 .改进算法的优点是性能与原始算法相当 ,并且可以映射为并行实现结构 。

堆滤波并行流水线实现结构

根据信号的广义阈值分解特性，获得了调整阈值电平的修正二叉树搜索算法，并提出一种堆滤波的并行流水线式实现结构。

并行流水结构的常数模盲均衡器

常数模算法在信道均衡中有着非常广泛的应用,采用传统方式实现时,常数模盲均衡器具有吞吐量低和处理速度慢的缺点;为了克服这些缺点,在充分研究常数模算法特性的基础上,利用加法树和串并转换思想,结合这两者的优点构造了一种并行流水结构的盲均衡器,并用FPGA对整个设计进行了分模块实现;理论分析、Matlab仿真与实际QPSK信号测试表明,改进后的盲均衡器不仅能够有效地消除码间干扰并保留了传统盲均衡器的健壮性,而且具有吞吐量高和处理速度快的特点,适合在高速率均衡中应用。

并行流水结构的RS(255,233)译码器设计与实现

介绍了RS(255,223)码及其译码原理,基于修正欧几里德(Modified Euclidean,ME)算法提出了一种并行流水结构的硬件译码方案。按照自顶向下的设计流程划分模块,详细论述了各个子模块的设计过程,并给出了该结构的FPGA实现。相比现有的一些结构,该结构以较小的硬件资源代价,在相同时钟下数据吞吐率提高8倍,且大大降低了译码延迟。

基于云加端的机电设备故障维修诊断技术

该文主要探究云加端SVM模型在机电设备故障诊断中的应用。该文首先介绍云加端SVM模型的整体架构,并从原始数据获取、特征数据提取与降维处理及故障诊断算法等方面,概述该诊断技术的应用流程。随后将该文设计的基于并行流水线结构的云加端SVM模型与传统顺序结构云加端SVM模型进行准确度和实时性对比实验。结果表明,该文设计的云加端SVM模型经过在线学习后,故障诊断准确率提升到96.50%,单位时间内故障诊断效率是传统模型的4倍,可满足故障实时诊断的需要。

高效的宽带数字信道化接收机设计

短时傅里叶变换(STFT)算法是实现数字信道化接收的一种简单而有效的方法,但其运算速度受到数字信号处理(DSP)器件性能的限制.为此,提出了一种STFT的高速实现方法.采用扩展资源多路并行流水的结构,实现了数据的低速率传输和硬件的高效利用,同时实现了对信号的实时检测和参数估计,适合高速实时处理应用.

基于SPIHT算法的遥感图像高速实现方案

基于小波变换的 SPIHT图像压缩方案是目前公认性能较好的一种实用高性能图像压缩编码算法 ,但原始 SPIHT算法链表式编码限制了其在高速处理中的应用。本文提出了一种改进的 SPIHT压缩编码算法 ,在确保恢复图像质量与原始算法基本上相当的基础上 ,改进算法可以采用并行流水结构实现 ,有利于高速处理中的应用 ,为该算法在遥感图像中的应用提供了理论依据和工程基础。

LVDS接口LED显示屏数据处理系统设计

低压差分信号传输(LVDS)技术具有高速、低功耗的特点,已成为宽带高速系统设计的接口标准之一。LVDS技术的应用也为LED显示屏视频接口方案提供了新的选择。LED显示屏可采用LVDS接收器接收来自单板电脑的LVDS视频数据并转换电平。介绍了LVDS接收器SN75LVDS86的结构和原理及与FPGA的连接方式。根据LED显示屏视频显示原理得出对接收到的每点18bit数据应转换后按颜色、灰度位平面存储于SDRAM中。视频显示是通过FPGA定时从外部SDRAM读取1帧数据再按扫描行、颜色、灰度位平面移位输出到LED显示屏来实现的。作为整个系统核心处理部件的FPGA,采用流水线方式工作实现了LVDS数据接收过程和视频显示过程的并行运行。此外,视频显示过程内部也采用流水线方式工作。分析了该流水线结构相关、数据相关和瓶颈流水段产生原因并给出了可行的解决方案。

基于提升小波变换的图像压缩编码的VLSI实现

提出了一种基于提升小波变换和SPIHT算法的图像压缩编码的VLSI结构。小波变换部分采用流水线及分时复用的技术,节省了硬件资源,提高了运算速度,增强了稳定性。SPIHT算法采用多阈值的四路并行处理结构,提高了编码效率。基于上述方法的FPGA实现,能够满足图像存储、传输等方面的要求。

基于OpenCL的3DES算法FPGA加速器

在数字货币、区块链、云端数据加密等领域,传统以软件方式运行的数据加解密存在计算速度慢、占用主机资源、功耗高等问题,而以Verilog/VHDL等方式实现的现场可编程门阵列(FPGA)加解密系统又存在开发周期长、维护升级困难等问题。针对3DES算法,提出一种基于OpenCL的FPGA加速器设计方案。设计具有48轮迭代的流水并行结构,在数据传输模块中采用数据存储调整、数据位宽改进策略提高内核实际带宽利用率,在算法加密模块中采用指令流优化策略形成流水线并行架构,同时采用内核矢量化、计算单元复制策略进一步提高内核性能。实验结果表明,该加速器在Intel Stratix 10 GX2800上可获得111.801 Gb/s的吞吐率,与Intel Core i7-9700 CPU相比性能提升372倍,能效提升644倍,与NvidiaGeForce GTX 1080Ti GPU相比性能提升20%,能效提升9倍。

基于FPGA的实时视频运动背景补偿校正技术

从视频运动背景中检测与跟踪运动目标通常需要对背景进行补偿校正。本文提出了一种利用高性能FPGA实时实现的技术方案。该方法基于仿射参数模型求取视频图像的全局运动参数,利用块匹配的方法得到特征点的运动位移估计,利用匹配加权函数的方法剔除目标点和噪声点对全局运动参数估计的影响。在系统实现上采用多分辨率和并行流水线的处理结构,使系统资源占用和运算效率得到了较好的统一。

改进SPIHT算法及硬件高速实现

基于小波变换的SPIHT图像压缩方案是一种实用高性能图象压缩编码算法,但原始SPIHT算法链表式编码限制了其在高速处理中的应用。本文提出了一种改进的SPIHT压缩编码算法,在确保恢复图像质量与原始算法基本相当的基础上,改进算法可以采用并行流水结构实现,有利于高速处理中的应用,可以对高达40×8Mbit／s的原始图像实时压缩和去压缩。

高吞吐率XTS-AES加密算法的硬件实现

基于XTS-AES算法提出了一种具有并行全流水结构的硬件实现方法.设计通过展开数据通路的方式,提高了吞吐率;同时还通过采用内部流水线结构优化关键路径的方式,提高了电路的时钟频率和整体工作性能.在UMC 90 nm CMOS工艺条件下,所设计的XTS-AES模块的吞吐率比目前已知XTS-AES的最高吞吐率提高了52.28%.分析结果表明,该硬件模块完全满足现阶段高速加密存储的需要.

基于FPGA的三相四线制APF数字低通滤波仿真

针对三相四线制APF谐波检测中低通滤波器影响检测精度和补偿效果的问题,分析了数字低通滤波器的类型、阶数、截止频率,采样频率对APF谐波检测效果的影响,选定二阶巴特沃思数字低通滤波器。提出将FPGA用于处理谐波检测,通过改进瞬时无功功率理论的I p-Iq谐波检测方法和合适的低通滤波器配置,解决电网负载不平衡问题。仿真结果表明:采用此方法,时延仅为200ns,对基波没有影响。

一种高效的逻辑复用深度包过滤技术

为提高检测系统的准确性,系统在数据流过滤过程中除了检查包头,还要针对载荷内容进行匹配检测,但运算量非常大,因此匹配模块的运行速度决定了入侵检测系统的性能。为此,提出了一种基于FPGA深度包过滤技术的入侵检测模型,以及一项既能减小系统规模,又能提高过滤速率的逻辑复用优化技术。

高吞吐率低时延图像DCT处理器设计

针对高分辨率、高帧率图像实时压缩问题,设计了一种应用于高速图像JPEG压缩编码系统的离散余弦变换(DCT)处理器。设计的DCT处理器基于Virtex-7系列FPGA,充分利用并行和流水线处理技术,采用基于蝶形流图结构的行列分解算法,实现了快速二维离散余弦变换(2D-DCT)。为了提高数据吞吐率,设计了双核DCT处理单元,可同时处理16个像素,从整体上提高处理速度和降低时延。板级测试表明,高速图像DCT处理器数据计算结果正确,在200 MHz系统时钟下,吞吐率高达3 GB/s,此时平均每帧图像处理时间不超过10 ms,实现了高速图像的实时处理。

基于对偶基R-S编码器的FPGA实现

Reed-Solomon编码是空间信道纠错的重要组成部分。本文从工程应用的角度详细介绍了符合CCSDS标准的基于对偶基R-S编码器的FPGA设计、构成和实现方法,采用了并行流水线结构规则,可应用于空间数据的传输。