一种逐次逼近寄存器型模数转换器

设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性。电路采用0.18μm DB S-BCD工艺设计实现,芯片面积约为360μm×560μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1μW和58.64 dB。

可穿戴脑电监测系统的低功耗逐次逼近型模数转换器设计

基于TSMC 180 nm芯片工艺,设计了一个用于可穿戴脑电监测的10位低功耗逐次逼近型模数转换器(SAR ADC)。为了有效降低DAC电容阵列的切换功耗,采用新型差分DAC电容阵列,并使用单调开关切换方式。比较器采用两级动态比较器,在提高效率的同时也降低功耗及噪声。针对脑电信号的特点,采用栅压自举开关实现高线性的采样。后仿真结果表明:在1.8 V供电电压、40 kS/s采样率下,这款SAR ADC的功耗仅为2.4μW,其有效位数(ENOB)为9.68 bit,无杂散动态范围(SFDR)为70.6 dB,优值为73.1 fJ/(conv-step),设计的SAR ADC适用于可穿戴脑电监测设备。

低功耗逐次逼近寄存器模数转换器综述

总结了低功耗逐次逼近寄存器模数转换器代表性技术及解决方案的最新研究进展。这些模数转换器采用的结构包括有采样开关信号泵升结构、电容阵列翻转结构、低功耗比较器结构等。从逐次逼近寄存器模数转换器各模块设计的角度,介绍了各种改进的新技术。介绍了预量化技术和旁路窗技术。这两种技术通过优化电路结构和增加辅助电路,实现模数转换器的低功耗。该综述为设计者了解新的低功耗逐次逼近型模数转换器研究提供了有益参考。

可重配置无源噪声整形SAR模数转换器设计

随着工业技术的提升,对模数转换器在精度与功耗上的要求日益增高。凭借噪声整形模数转换器的卓越性能,设计了一种可重配置的18位噪声整形的逐次逼近寄存器型模数转换器(SAR ADC)电路,利用SMIC 40 nm工艺实现,并通过仿真验证其理想模型,旨在探索其在物联网等领域的应用潜力。实验结果显示,该模数转换器在标准配置下以1 MS/s吞吐率实现了17.4位的有效位数,展现了高精度特性;通过重配置,其可切换至低功耗高速模式,吞吐率提升至5 MS/s,同时保持11.99位的有效精度,平衡了性能与功耗。这一可重配置设计不仅满足了高精度低功耗的需求,还因其灵活性而能广泛适用于多种数据采样场景,为物联网等领域的高性能模数转换器设计提供了创新方案。

一种应用于CMOS图像传感器的流水线模数转换器设计

设计了一种应用于CMOS图像传感器中的低功耗流水线模数转换器(ADC),并采用逐次逼近寄存器(SAR)ADC辅助流水线架构,提出了一种新型全差分环形放大器。与传统的跨导运算放大器(OTA)相比,所提出的全差分环形放大器能效更高。本文采用0.18μm1P5M工艺完成电路设计及版图布局,当输入频率为19.94 MHz的正弦信号时,仿真显示ADC的信号噪声失真比(SNDR)为57.8dB,无杂散动态范围(SFDR)为64.9dB,最大微分非线性(DNL)为+0.58LSB/-0.33LSB,最大积分非线性(INL)为+0.55LSB/-0.57LSB。整个ADC功耗为3.78mW。

面向CMOS图像传感器应用的列级模数转换器研究进展

随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦合器件(CCD)图像传感器。模数转换器(ADC)作为模拟信号和数字信号的转换端口,是CMOS图像传感器中的重要组成部分,其性能的优劣直接决定了CMOS图像传感器的成像质量。对应用于CMOS图像传感器的模数转换器进行了综述,分析了几种主流架构的优缺点,阐述了面临的挑战以及解决方案,最后对未来的发展前景进行了展望。

Maxim Integrated推出最快采样速率超高精度寄存器模数转换器

2014年4月23日，MaximIntegrated公司推出20bit，1．6MS／s逐次逼近寄存器模数转换器MAXll905，使设计人员能够以最低功耗实现最高的分辨率和最快的采样速率。

一种超低功耗模数转换器的设计与仿真

为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC).首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%.采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态比较降低SAR ADC整体功耗.最后,SAR ADC在180 nm CMOS工艺下进行设计与仿真.仿真结果表明:在1 V电源电压和100 kHz的采样频率下,ADC的信噪失真比(SNDR)为61.59 dB,有效位(ENOB)为9.93 bit,总功耗为0.188μW,功耗优值(FOM)每步为1.9 fJ.设计的超低功耗SAR ADC适用于低功耗电子终端设备.

一种基于每周期两位转换的流水线逐次逼近ADC

随着半导体制造工艺的革新与芯片供电电压的下降,高性能的模数转换器设计面临新的挑战。传统的逐次逼近SAR模数转换器与流水线Pipelined模数转化器难以实现高转化速率、高精度与低功耗的性能指标,常常需要牺牲某个指标来满足其他要求。针对传统模数转换器电路结构在精度、转换速率以及功耗方面的不足之处,提出了一种基于每周期两位转化的流水线逐次逼近12位5兆的ADC,采用两级流水线结构,第二级采用每周期两位量化的SAR模数转换器实现,可以充分利用输入电压幅值较小的特点,实现整体电路性能的优化,最终可在5兆的采样速度下达到前仿11.63位的有效位数。

应用于CMOS图像传感器的Pipelined SAR模数转换器设计

设计实现一种应用于CMOS图像传感器的10bit模数转换器(ADC),采用基于逐次逼近的新型流水线结构(Pipelined SAR ADC).提出了一种优化选取其中高精度倍增数模转换器(MDAC)和单位电容值的解析方法.通过采用第一级高精度、半增益MDAC和动态比较器等技术提高了整体电路的线性度,并降低了系统功耗.通过对版图面积的优化设计,满足了CMOS图像传感器对芯片面积的要求.本设计基于180nm CMOS工艺,仿真结果显示电路实现了60.37dB的信噪失真比(SNDR)和76.37dB的无杂散动态范围(SFDR),有效精度(ENOB)达到了9.74bit.ADC的核心面积仅为140μmⅹ280μm,约为0.04mm2.在2.8V电压下,功耗为9.8mW.

ADS7947／48／49：模数转换器

德州仪器推出3款全新逐次逼近寄存器（SAR）模数转换器（ADC），采用小型封装，可提供宽的电源与参考范围以及低功耗。ADS7947、ADS7948与ADS7949分别能够以12位、

ADS8634／8638：模数转换器

德州仪器推出面向可编程逻辑控制与数据采集应用的新双极性12位1MSPS逐次逼近寄存器模数转换器。4通道ADS8634与8通道ADS8638满足125℃的工业测量应用需求。

一种10 bit双通道流水线SAR ADC设计

为了提高模数转换器的采样频率并降低其功耗,提出一种10 bit双通道流水线逐次逼近型(SAR)模数转换器(ADC)。提出的ADC包括两个高速通道,每个通道都采用流水线SAR结构以便低功率和减小面积。考虑到芯片面积、运行速度以及电路复杂性,提出的处于第二阶段的SAR ADC由1 bit FLASH ADC和6 bit SAR ADC组成。提出的ADC由45 nm CMOS工艺制作而成,面积为0.16 mm^2。ADC的微分非线性和积分非线性分别小于0.36最低有效位(LSB)和0.67 LSB。当电源为1.1 V时,ADC的最大运行频率为260 Msample/s。运行频率为230 Msample/s和260 Msample/s的ADC的功率消耗分别为13.9 m W和17.8 m W。

一种12位电荷再分配逐次逼近型ADC设计与实现

模数转换器(ADC)是信号处理系统中的关键部件。电荷再分配逐次逼近型模数转换器(SAR ADC)由于其高性价比在中速、中高分辨率ADC中得到了广泛应用,然而对于传统的算法和结构,不足以实现高分辨率及低功耗的ADC。阐述了一种12位电荷再分配逐次逼近型ADC电路,采用级联的电容阵列实现电荷再分配逐次逼近型结构,比较器采用5级全差分放大器级联与锁存器组合结构,整体电路易于片上系统集成,通过TSMC 0.25μm CMOS工艺流片,实测结果显示ADC的INL值为±3LSB、DNL值为±1LSB,满足12位分辨率的性能要求。

一种采用时间交织结构的低功耗Pipelined SAR模数转换器设计

设计了一款低功耗12bit 100MS/s流水线逐次逼近型模数转换器(Pipelined SAR ADC),提出了一种第二级子模数转换器时间交织的结构,改善了模数转换器的采样率;优化Pipelined SAR ADC前后级子ADC的位数关系,同时结合半增益运算放大器技术,降低了运放的设计难度,减小了运放的功耗.本设计是在TSMC65nm LP工艺下设计实现的,在电源电压为1.2V,采样率为100MS/s,输入信号为49.1MHz时,此ADC可达到69.44dB的信噪比(SNDR)和74.04dB的无杂散动态范围(SFDR),功耗为8.6mW.

一种16位110 dB无杂散动态范围的低功耗SAR ADC

该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。

连续时间∑-△模数转换器提高综合技术指标

流水线型(Pipeline)和逐次逼近型(SAR)ADC架构是目前常见的模拟架构。流水线型ADC一般用于无线基础设施、视频处理和其它需要宽带宽性能的应用。逐次逼近型ADC通常用于工业控制和数据采集系统要求噪声比较低的应用。在这些应用中。

工艺-电压-温度综合稳健的亚1 V 10位SAR ADC

采用0.11-μm CMOS工艺设计了一款10位亚1 V工艺-电压-温度(Process-Voltage-Temperature,PVT)综合稳健的逐次逼近寄存器型(Successive-Approximation-Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)IP核.由于SAR ADC数字化程度较高,为了降低整体功耗,采用小于标准电压的亚1 V供电.然而,对于异步SAR ADC,在低压下面临严峻的PVT不稳健问题,传统采用固定延迟电路的方式无法应对所有的PVT偏差,会导致ADC良率下降.提出一种用于异步SAR ADC的可配置延迟调控技术,采用3输入译码器调节延迟电路的电流,以满足ADC在多种PVT组合下所需的延时,在TT,SS,FF,SF,FS这5种工艺角,0.9~1 V供电范围和-40~85℃的温度范围下,均取得了良好的动态特性.在0.95 V供电,采样速率为200 kS/s时,总功耗为2.24μW,FoM值仅为16.46 fJ/Conv.-step.

高精度SAR ADC电容阵列设计及校准算法

在高精度逐次逼近寄存器模数转换器(SAR ADC)中,电容阵列是SAR ADC的核心之一。电容阵列中的电容失配问题是导致转换精度降低的一个重要原因。为了尽可能改善这一问题,设计了一种6+6+6分段电容阵列,并且基于这种阵列设计了权重迭代算法的前台数字校准。该方法不需要额外的电容阵列,利用自身的电容阵列与比较器量化出电容失配,计算出每一位输出码的权重校准系数,用来对正常量化出的输出码进行编码,实现校准功能。仿真结果表明,引入电容失配的18 bit SAR ADC经过该算法校准后,信噪比(SNR)从77.6 dB提升到107.6 dB,无杂散动态范围(SFDR)从89.8 dB提升到125.6 dB,有效位数(ENOB)从12.54 bit提升到17.54 bit。在SMIC 0.18μm工艺下,该校准算法对高精度SAR ADC的动态性能具有较大提升。

一种10位200kS/s 65nm CMOS SAR ADC IP核

该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Significant-Bit)+3LSB(Least-Significant-Bit)"R-C混合D/A转换方式,有效减小了IP核的面积,并通过采用高位电阻梯复用技术有效减小了系统对电容的匹配性要求。在比较器的设计上,通过采用一种低失调伪差分比较技术,有效降低了输入失调电压。在版图设计上,结合电容阵列对称布局以及电阻梯伪电阻包围的版图设计方法进行设计以提高匹配性能。整个IP核的面积为322μm×267μm。在2.5V模拟电压以及1.2V数字电压下,当采样频率为200kS/s,输入频率为1.03kHz时,测得的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)和有效位数(Effective Number Of Bits,ENOB)分别为68.2dB和9.27,功耗仅为440μW,测试结果表明本文ADC IP核非常适合嵌入式系统的应用。