用于时间延迟积分型图像传感器的流水采样列级运放共享累加器

提出了一种适用于TDI-CIS(时间延迟积分CMOS图像传感器)的模拟域流水采样列级运放共享累加器结构。提出的这种模拟累加器结构应用流水采样结构在不改变运放速率的前提下,将累加器的速率提升为传统累加器的2倍;采用积分电容列运放共享技术将n级TDI-CIS所需的运放个数减少至采用传统累加器所需个数的1/n。分析了流水采样累加器结构的原理以及输出噪声。使用标准0.18μm CMOS工艺进行了电路设计。仿真结果显示,提出的模拟累加器结构功耗为0.29m W,采样率为2 Msample/s。结果表明流水采样列级运放共享累加器结构在保持低电路面积和功耗的同时,可将TDI-CIS最大可达到的行频增加一倍,更适于高速扫描的应用环境。

一种流水线型高速过采样∑-△调制器

提出了一种采用流水线采样输入的开关电容型∑－△调制器的实现方法，该方法充分利用了时钟的每一时刻。用此方法设计的∑－△调制器来样速率可提高３０％。实验表明，这种方法是完全可取的。

飞行参数实时采集系统的设计与实现

为了准确获取实时的飞行参数,提出了一种以FPGA为核心的多路数据采集系统设计。描述了系统硬件设计,通过VerilogHDL语言设计有限状态机完成流水采样以及FPGA与DSP数据通信,并用Modelsim对各设计模块进行仿真。实验证明这种设计方法简化了系统的硬件电路复杂性,使整个采集系统具有灵活高效的特点。