期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
用于I_(DDT)测试的BIST测试向量生成器 被引量:2
1
作者 汪昱 邝继顺 《计算机工程与科学》 CSCD 2005年第4期29-30,59,共3页
检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA),来构造产生测试向量对的 BIST模块。实验证明,该方法... 检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA),来构造产生测试向量对的 BIST模块。实验证明,该方法用于瞬态电流测试是有效的。 展开更多
关键词 CMOS电路 k测试 内建自测试 BIST模块 测试向量生成器
下载PDF
用于I_(DDT)测试的BIST测试向量生成器
2
作者 邓小飞 邝继顺 《科学技术与工程》 2006年第1期60-63,共4页
检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大地降低测试开销。设计一种用于IDDT测试的BIST测试向量生成器,它随机产生跳变数为1~2的测试向量对。实验证明,它能以较少的测试向量... 检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大地降低测试开销。设计一种用于IDDT测试的BIST测试向量生成器,它随机产生跳变数为1~2的测试向量对。实验证明,它能以较少的测试向量对检测出比较多的故障。 展开更多
关键词 IDDT BIST 测试向量生成器
下载PDF
集成电路低功耗测试生成器的研究
3
作者 王义 游子毅 《中北大学学报(自然科学版)》 CAS 北大核心 2011年第6期775-779,共5页
分析了CMOS集成电路的功耗来源,介绍了CMOS集成电路的低功耗测试向量生成器的电路结构.为了减少被测电路内部节点的开关翻转活动率,提高相邻测试向量之间的相关性,研究了随机单输入跳变测试向量生成器和基于可配置二维线性反馈移位寄存... 分析了CMOS集成电路的功耗来源,介绍了CMOS集成电路的低功耗测试向量生成器的电路结构.为了减少被测电路内部节点的开关翻转活动率,提高相邻测试向量之间的相关性,研究了随机单输入跳变测试向量生成器和基于可配置二维线性反馈移位寄存器测试向量生成器的实现方案.给出了内建自测试环境下的电路测试结构图,可以在不损失故障覆盖率的前提下,降低被测电路的开关翻转活动率,实现测试期间的低功耗,适合于CMOS集成电路的内建自测试. 展开更多
关键词 集成电路测试 测试向量生成器 低功耗测试 随机单输入跳变 可配置2D-LFSR
下载PDF
FPGA可编程逻辑模块的BIST测试方法 被引量:4
4
作者 成本茂 黄葵 张铜 《电子设计工程》 2016年第5期152-154,共3页
提出了一种针对FPGA可编程逻辑模块的离线BIST测试方法。测试向量生成器(TPG)采用伪穷举法来生成测试向量,输出响应分析器(ORA)采用多输入特征寄存器(Multi-Input Shift Register,MISR)捕获原始输出并进行压缩。在QuatusⅡ9.0中进行了... 提出了一种针对FPGA可编程逻辑模块的离线BIST测试方法。测试向量生成器(TPG)采用伪穷举法来生成测试向量,输出响应分析器(ORA)采用多输入特征寄存器(Multi-Input Shift Register,MISR)捕获原始输出并进行压缩。在QuatusⅡ9.0中进行了测试实现与仿真。结果表明,该方法不仅能够检测出电路中存在的故障,而且大大提高了测试效率。 展开更多
关键词 现场可编程门阵列 可编程逻辑模块 内建自测试 测试向量生成器 输出响应分析器
下载PDF
一种采用单双跳变的低功耗确定性BIST方案
5
作者 张建伟 丁秋红 +5 位作者 周彬 滕飞 马万里 王政操 陈晓明 李志远 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2016年第11期96-102,共7页
为实现低功耗和高故障覆盖率,基于单跳变测试技术和2-bit扭环计数器,提出一种新型的单双跳变的确定性测试向量产生器.首先,与一般的确定性测试方案直接存储确定性种子不同,利用ROM存储控制信号并通过单双跳变生成确定性种子和确定性测... 为实现低功耗和高故障覆盖率,基于单跳变测试技术和2-bit扭环计数器,提出一种新型的单双跳变的确定性测试向量产生器.首先,与一般的确定性测试方案直接存储确定性种子不同,利用ROM存储控制信号并通过单双跳变生成确定性种子和确定性测试向量,这样控制信号的长度约为确定性种子的1/2,有利于降低功耗并节约存储空间.其次,2-bit减法计数器合理地过滤了冗余向量,大大缩短了测试时间并降低总体能耗.最后,为了适应不同的测试需求,还设计了相应的测试向量压缩算法和三种x指定算法.实验结果表明,平均功耗分别降低了42.36%、32.32%、38.94%,测试长度分别减少了77.6%、86.1%、84.3%,测试数据分别压缩了79.4%、65.2%、68.1%. 展开更多
关键词 扭环计数器 低功耗 确定性 测试向量生成器 单跳变
下载PDF
A virtual logic analyzer implemented with Arduino
6
作者 BAI Jiang-hua CHEN Jing-wei 《Journal of Measurement Science and Instrumentation》 CAS CSCD 2019年第1期55-60,共6页
A simple,stable and reliable virtual logic analyzer is presented. The logic analyzer had two modules:one was the test pattern generation module,the other was the logic monitoring module. Combining the two modules,one ... A simple,stable and reliable virtual logic analyzer is presented. The logic analyzer had two modules:one was the test pattern generation module,the other was the logic monitoring module. Combining the two modules,one is able to test a digital circuit automatically. The user interface of the logic analyzer was programmed with LabVIEW. Two Arduino UNO boards were used as the hardware targets to input and output the logic signals. The maximum pattern update rate was set to be 20 Hz. The maximum logic sampling rate was set to be 200 Hz. After twelve thousand cycles of exhaustive tests,the logic analyzer had a 100% accuracy. As a tutorial showing how to build virtual instruments with Arduino,the software detail is also explained in this article. 展开更多
关键词 automatic test equipment (ATE) automatic test pattern generation (ATGP) logic analyzer LABVIEW ARDUINO virtual instruments
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部