基于Biogeography的SoC测试Wrapper扫描链设计算法

基于IP(intellectual property)核的系统级芯片的测试已成为SoC(system on chip)发展中的瓶颈,提出了一种采用BBO(biogeography based optimization)算法的Wrapper扫描链设计方法,使得Wrapper扫描链均衡化,从而达到IP核测试时间最小化的目的。本算法基于群体智能,通过实施迁徙操作和变异操作,实现Wrapper扫描链均衡化设计。本文以ITC'02 Test bench-marks中的典型IP核为实验对象,实验结果表明本算法相比BFD(best fit decrease)等算法,能够进一步缩短Wrapper扫描链,从而缩短IP核测试时间。

Wrapper扫描链均衡与系统芯片测试调度的联合优化算法

提出用于均衡Wrapper扫描链的交换优化算法以及用于测试调度的局部最优算法,这两种算法依据测试总线空闲率(IBPTB)指标,可从IP层和系统顶层对系统芯片(SOC)测试时间实现联合优化,进而使SOC的测试时间大大降低.为了验证两种算法及其联合优化性能的有效性和可靠性,对基于ITC’02国际SOC基准电路进行了相关的验证试验.针对p93791基准电路中core6 IP核,交换优化算法能得到比经典BFD(best fit decreasing)算法更均衡的Wrapper扫描链,在最佳情况下最长Wrapper扫描链长度减少2.6%;针对d695基准电路,局部最优算法根据IP核的IBPTB指标,可使相应SOC的测试时间在最优时比经典整数线性规划(ILP)算法减少12.7%.

SoC的存储器Wrapper设计及故障测试

在系统芯片SoC测试中,存储器的可靠性测试是一项非常重要内容.IEEE Std 1500是专门针对嵌入式芯核测试所制定的国际标准,规范了IP核提供者和使用者之间的标准接口.基于此标准完成针对SoC存储器的Wrapper测试壳结构和控制器的设计.以32×8的SRAM为测试对象进行测试验证.结果表明,系统能够准确的诊断出存储器存在故障.

基于外壳架构与测试访问机制的数字芯核可测试性设计

深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测试性设计的方法,并通过多种指令仿真验证了设计的合理性;设计的TAM控制器复用JTAC-端口,节约了测试端口资源.提供了测试效率.

XRF在外壳镀层厚度测试中的正确应用

介绍了在外壳检验中,应用X射线荧光光谱法(XRF),对外壳的镀涂层厚度进行测试;探讨了金属外壳镀镍涂层厚度的测试方法;论述了应用X射线荧光光谱法正确测量外壳镀层的方法。

基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法

为减少三维芯核绑定前和绑定后的测试时间,降低测试成本,提出了基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法.所提方法首先通过最大化每条测试外壳扫描链的跨度,使得绑定前高层电路和低层电路的测试外壳扫描链数量尽可能相等.然后,在TSVs(Through Silicon Vias)数量的约束下,逐层的将虚拟层中的扫描元素分配到测试外壳扫描链中,以平衡绑定前后各条测试外壳扫描链的长度.实验结果表明,所提方法有效地减少了三维芯核绑定前后测试的总时间和硬件开销.

带HDPE外壳钢绞线斜拉索索力测试研究

通过有限元软件模拟分析与现场实测数据验证的方法,研究实际工程中带HDPE外壳的钢绞线斜拉索的索力测试的可靠性与准确性问题。对钢绞线与HDPE外壳上不同采集记录点时程信号分析表明:在对带HDPE外壳的钢绞线斜拉索的索力进行测试时,直接将采集传感器安装在钢绞线约束圈对应的HDPE外壳上,可以有效识别拉索的索力,并在东水门大桥上得以证实。

X波段功率器件外壳端口仿真与测试差异性研究

基于探针测试方法进行X波段功率器件外壳端口的仿真与测试差异性研究。在使用仿真软件对其进行优化后,通过HTCC(高温共烧陶瓷)工艺线制备和生产,发现使用GSG探针对该端口进行测试后的插入损耗远远大于仿真结果。通过对照实验和仿真验证等实验方法,分析出插入损耗仿真与测试的差异来源于辐射损耗,导致信号在返回路径的信号完整性受到影响。对结构进行相应的优化后插入损耗大幅减小,证明辐射损耗是造成差距的原因,通过电磁屏蔽可以得到有效解决。该研究可以为大功率器件类封装外壳的设计、测试和使用提供借鉴意义。

片上网络路由器的测试及其外壳旁路故障的诊断

目前采用IEEE 1500测试外壳的方法可以一定程度上解决NoC(Netword on Chip)路由器测试的问题,但当测试外壳的旁路出现一个以上的故障时,很可能导致一整条扫描链上的NoC路由器测试失败.针对该问题,本文通过提出一个深度优先最短路径算法得到从固定的扫描输入端到扫描输出端的最短路径,并通过提出的递归划分逐步求精法对路径进行筛选分块排序,构造多条扫描测试链将整个网络中的路由器分开测试.本文给出了测试外壳旁路故障的诊断和容错方法,使用节点分类测试方法实现对NoC路由器旁路故障的定位,并通过本文提出的测试外壳结构实现对故障旁路的容错.

隔爆外壳爆炸压力测试方法与影响因素分析

结合对国家标准GB 3836.2—2010中爆炸压力测试的要求及对大量测试结果的研究,分析了隔爆外壳内爆炸气体点燃产生压力及其压力变化的过程,介绍了爆炸压力的测试方法,分析了影响爆炸压力测试的试验气体浓度、初始压力、气体置换过程与试验工艺孔的选择等因素,提出了相应的建议,同时,对特殊设备爆炸压力测试注意事项进行了阐述。

隔爆外壳耐压试验测试系统及影响因素分析

介绍了外壳耐压测试系统结构组成及工作原理,并分析了混合气体浓度、进出气孔位置、点火位置、传感器位置及外壳形状和隔爆间隙等因素对爆炸压力测定带来的影响。

高温共烧陶瓷外壳金属化层粘附强度测试方法及其优化

陶瓷外壳、基板、绝缘子等的表面金属化层的粘附强度测试方法有多个标准,且这些标准并不等同,如何正确使用标准并没有明确规定或说明。分析了高温共烧陶瓷外壳金属化层在典型应用情况下的作用,及其与测试方法的关系,提出了高温共烧陶瓷外壳金属化层测试方法、测试注意事项,并做了验证试验,优化的测试方法可更准确地对陶瓷上金属化层粘附强度进行评测。

混合集成电路金属外壳测试结果分析

<正> 94年我们受上级机关委托组织了一次全国混合集成电路金属外壳集中测评,有8个单位共13个品种参加了本次测评,样品有三种类型:直插式、浅腔式和功率外壳。测评结果表明,长期以来一直困扰半导体的外壳质量的老问题依然存在,但与90年集中测评结果相比情况已有较大好转,现从以下几个方面分别予以介绍。1 绝缘电阻根据GJB548—88方法1003中规定,绝缘电阻合格判据值定为1×10~9Ω,比90年集中测试要小一个数量级,根据这一判据几乎都能达到要求。

电弧焊机外壳防护测试的常见问题及分析

企业在设计电弧焊机外壳时经常忽视整机的安全性,导致在型式试验时外壳防护测试具有较高的不合格率。本文主要阐述电弧焊机在外壳防护测试过程中常见的不合格项,结合具体的案例,分析形成不合格项的原因,并提出供参考的解决方案。

新高考小说阅读考查形象思维题型的新视角

小说阅读是考查形象思维的典型范本。旧高考和新高考都考小说阅读,但二者区别很大。用旧高考的视角去观察和指导新高考的备考很容易犯错误。那么,在新高考背景下,小说阅读测试考查形象思维的题型有哪些基本形态呢?一、描述性语言分析语言是小说的物质外壳,小说的形象也好,意蕴也罢,都是要通过语言来展示的。在小说语言中,描述性语言是主体。

基于平均值余量的Wrapper扫描链平衡算法

测试问题已成为SoC发展过程中的瓶颈,提出一种新的Wrapper扫描链平衡算法以期缩短IP核测试时间。算法首先计算Wrapper扫描链长度平均值,再结合特定的余量值,计算得到一个取值区间,记该区间为平均值余量;然后将IP核的内部扫描链按其长度降序排列,每次均将最长的内部扫描链添加到某条Wrapper扫描链上,直到该Wrapper扫描链长度在平均值余量所指定的区间内为止。以ITC'02 SoC Test Benchmarks内的所有测试集为对象完成的实验证明本算法能极其有效的通过扫描链平衡设计缩短IP核测试时间。

用内建自测试(BIST)方法测试IP核

近几年基于预定制模块IP(Intellectual Property)核的SoC(片上系统)技术得到快速发展,各种功能的IP核可以集成在一块芯片上,从而使得SoC的测试、IP核的验证以及IP核相关性的测试变得非常困难,传统的测试和验证方法难以胜任。本文通过曼彻斯特编码译码器IP核的设计、测试,介绍了广泛应用于IP核测试的方法—内建自测试(Built-In Self Test)方法,强调了面向IP测试的IP核设计有关方法。

秸秆抛送装置外壳振动辐射噪声数值模拟与试验验证

针对目前秸秆抛送装置抛送叶轮扰动空气及物料引发噪声的原因尚不清楚,为了在秸秆揉碎机设计阶段估算其抛送装置的振动辐射噪声,首先采用计算流体力学CFD方法对秸秆抛送装置内部的气-固非定常流场做了整场瞬态数值模拟,将作用在外壳表面的气流和物料脉动压力加载给抛送装置外壳模型,并采用有限元方法对外壳进行了模态分析及动力响应分析,实现了从气-固两相流体到结构的单向耦合;将抛送装置外壳振动响应作为声学边界条件,利用LMS Virtual Lab的间接边界元Indirect Boundary Element Method声振耦合模块计算了非定常流动引起的外壳振动辐射噪声,并进行了试验验证。数值计算与实测声压级变化趋势相同;辐射噪声最大的基频100 Hz处个别测点仿真声压级较实测值高2.28 dB(A),其余测点的仿真与试验值相差不到1.5 dB(A),结果表明理论分析和数值仿真的可靠性。基于上述方法,比较分析了外壳壁厚对振动辐射噪声的影响。研究结果表明:对应确定的激励频率,存在较合理的外壳壁厚尺寸组合。叶轮转速为1 500 r/min时,较优壁厚为圆形外壳前后侧板壁厚4 mm,其余壁厚为3 mm的尺寸组合,声功率级为78.07 dB(A),满足饲草揉碎机噪声限值90 dB(A)的国家标准要求。该研究可为秸秆揉碎机及叶片式抛送装置低噪声设计研究提供参考。

一种毫米波表贴型外壳的微波设计

介绍了一种基于高温共烧陶瓷(HTCC)工艺的表贴型外壳的设计及其测试方法,该外壳可用于封装工作频率直到8mm频段的器件,其射频传输途径采用共面波导-准同轴-共面波导的结构,研究利用HFSS软件对该传输结构模型进行了仿真优化,在8mm频段实现较小的插入损耗与较大的回波损耗。采用一种共面波导传输结构的测试基板,利用GSG探针对外壳样品进行测试,测试结果显示从直流到接近38GHz频带内,插入损耗|S21|小于0.8dB。

三维IP核绑定前后总测试时间的优化方法

为了减少三维IP（IntellectualProperty）核绑定前和绑定后的测试总时间，提出了一种测试外壳扫描链优化方法。方法首先将三维IP核的所有扫描元素投影到一个平面上，用BFD算法将扫描元素分配到各条测试外壳扫描链，以减少绑定后的测试时间。再用提出的AL（AllocateLayer）算法将扫描元素分配到各层电路中，使得绑定前各条测试外壳扫描链的长度也能够平衡，以减少绑定前的测试时间和TSVs数量，并且AL算法能够使得各层电路所含的扫描元素总长度也尽可能的相等。实验结果表明，与国际上已有的方法相比，所提方法绑定前和绑定后的测试总时间减少了3.17%~38.18%，并且三维IP核各层电路所含的扫描元素总长度更加均衡。