一种用于逻辑分析仪的FPGA测试接口电路

针对目前利用逻辑分析仪对FPGA进行测试时,各待测信号之间出现干扰现象及利用差分方式测量时浪费FPGA的I/O引脚资源的问题,提出了一种用于逻辑分析仪的FPGA测试接口电路实现方案。该方案由信号输入接口模块、单端信号转差分信号模块和信号输出接口模块组成。信号输入接口模块完成FPGA和测试接口电路之间的信号传输工作,单端信号转差分信号模块把单端信号转换成差分信号,信号输出接口模块将转换完成后的信号输出给逻辑分析仪。通过一个具体的FPGA信号测试实验表明,在采样深度分别为1、8、32 KB时,使用测试接口电路比没有使用时的测量相对误差分别减少了87.3%、90.2%、88.6%。