结合测试点质量的混合测试点集合约简方法

集成电路中插入测试点是芯片测试中不可或缺的环节,其方法是通过在电路上插入一定数量的测试点来提高芯片的故障覆盖率.集成电路测试是整个设计流程中不可或缺的关键步骤之一.为了进一步缩短测试时间和提高芯片良品率,越来越多的国内外学者们从事集成电路测试方法的研究.通过对插入测试点故障覆盖率的HTPI(Hybrid Test Point Insertion)方法深入研究,提出了结合测试点质量对测试点进行约简的RHTPI(Reduction of Hybrid Test Point Insertion)方法 .此方法在保证故障覆盖率相等的情况下,有效提高了测试点选择的效率.从测试点覆盖率特征出发提出负质量测试点概念,依据负质量测试点对测试点集合进行约简,进而减小需要计算测试点集合的规模,有效缩短了求解时间.为避免负质量测试点删除部分具有较高覆盖率的测试点,提出了结合自适应系数的自适应负质量测试点的概念,依据自适应负质量测试点对测试点集合进行约简,进而在保证故障覆盖率相等的情况下有效提高了测试点选择效率.在标准测试用例上的实验结果表明,与HTPI方法相比,RHTPI方法计算候选测试点最小减少率为0.16%,最大减少率为44.56%,平均为24.56%,其求解效率最低提高了1.03,最高提高了2.37,平均提高了1.52,有效提高了测试点选择效率.本文给出的方法有效减少了芯片测试时间,进而缩短了芯片设计周期.

应用于逻辑核的BIST关键技术研究

随着集成电路工艺进入深亚微米阶段后,电路复杂度的不断提高,特别是片上系统的不断发展,主要包括验证测试和制造测试的芯片测试,正在面临着巨大的挑战,传统的使用自动测试设备的测试方法越来越不能满足测试需要。各种用于提高芯片可测试性的可测性设计方法被提出,其中逻辑内建自测试方法已经被证明为大规模集成电路(VLSI)和SOC测试的一项有效的可测试性设计方法。文章首先对Logic BIST的基本原理结构进行介绍,然后对其在实践应用中的一些难点问题进行详细分析,最后给出针对一款高性能通用处理器实验的结果。

自动测试及其系统

Y2000-62046-303 0008327混合信号机内自测(含3篇论文)=Session 13:mixedsignal BIST[会,英]//1999 17th IEEE VLSI Test Sym-posium.—303～324(AC)本部分共有3篇文章,篇名为:嵌在混合信号电路中的运算放大器的数字式机内自测,混合信号 IC 机内自测用的电流积累器,混合信号电路用的测试点插入算法。Y2000-62047-32 0008328芯片测试(含3篇文章)=Session 2:core testing[会,英]//18th International Conference of the North Ameri-can Fuzzy Information Processing Society-NAFIPS.—32～56(AC)本部分共有3篇文章,篇名为:处理器芯的指令随机自测。