期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
浮点加法器IP核的VHDL设计
被引量:
1
1
作者
何清平
刘佐濂
林少伟
《山西电子技术》
2006年第4期34-35,83,共3页
浮点数加法运算是浮点运算中使用频率最高的运算。结合VHDL和FPGA可编程技术,完成具有5级流水线结构、符合IEEE 754浮点数标准、可参数化为单/双精度的浮点数加法器IP核的VHDL设计。
关键词
浮点数加法
IP核
IEEE754
FPGA
下载PDF
职称材料
题名
浮点加法器IP核的VHDL设计
被引量:
1
1
作者
何清平
刘佐濂
林少伟
机构
广东工业大学信息工程学院
广州大学物理与电子工程学院
出处
《山西电子技术》
2006年第4期34-35,83,共3页
文摘
浮点数加法运算是浮点运算中使用频率最高的运算。结合VHDL和FPGA可编程技术,完成具有5级流水线结构、符合IEEE 754浮点数标准、可参数化为单/双精度的浮点数加法器IP核的VHDL设计。
关键词
浮点数加法
IP核
IEEE754
FPGA
Keywords
floating point addition
IP core
IEEE 754
FPGA
分类号
TP332 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
浮点加法器IP核的VHDL设计
何清平
刘佐濂
林少伟
《山西电子技术》
2006
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部