基于浮点DSP+ARM的光纤捷联/GPS组合导航计算机的设计

介绍一种基于DSP TMS320VC33PGA和ARM系列微处理器S3C44B0X构成的光纤捷联/GPS组合导航计算机的设计,详细介绍了系统硬件结构设计、高精度数据采集电路、FPGA接口电路设计、FLASH程序引导设计以及系统软件设计.通过实验室三轴转台实验证明该系统具有实时性好、精度高、体积小的优点.

高性能浮点DSP芯片TMS320VC33

TMS320VC33是美国TI公司新推出的TMS320C3X系列新一代浮点式数字信号处理器。它以高速、低功耗、低成本、易于开发为显著特点。是通信、手机、MODEM、DVD、便携式仪器仪表中需要进行浮点运算应用中的一种理想DSP器件。文中介绍了TMS320VC33的硬件结构、性能特点、指令系统、仿真工具和开发环境 ,最后给出了由TMS320VC33组成的最小应用系统。

基于浮点DSP的主从式多处理器在数据采集与处理系统中的应用

介绍了一种基于浮点DSP TMS320C32的干涉型光纤陀螺仪(IFOG)捷联惯性导航系统,它采用主从式多处理器系统结构和双口RAM并行数据传送模式,具有实时性能好、运算精度高的特点。本文详细介绍了该系统的具体实现方案,并给出仿真结果。

基于浮点DSP的SINS/GPS舰船导航计算机设计

导航计算机是航行器导航系统的重要组成部分。介绍一种基于DSPTMS320VC33的光纤SINS/GPS组合导航系统,主从式多处理器结构、高精度数据采集电路、双口RAM并行数据传送模式、FPGA接口电路的设计以及系统软件设计,实验证明该系统具有实时性好、精度高、体积小的优点。

浮点DSP与82C55芯片的接口设计

浮点DSP一般运用于对各种数据运算和处理,82C55是一种通用的并行I/O接口芯片,主要为Intel系列微处理器提供外围电路的接口配置。为了解决快速的浮点DSP与相对慢速的输入输出接口芯片82C55间的连接和控制问题,通过对浮点DSP芯片TMS320C32和82C55芯片的读/写时序图的分析,得出两者硬件连接的解决方案,从而实现了用浮点DSP除了完成数据处理功能之外,还能通过可编程接口芯片82C55对外围设备进行控制操作。

基于TMS3206C6701高速浮点DSP的EMIF接口电路设计

设计实现了一种在雷达信号处理中应用到的基于TMS3206C6701高速浮点DSP的接口转换电路。电路完成从评估板EVM6701通过扩展存储器接口(EMIF)向DSPlink2读写和处理数据,并将雷达接收到的信号引入EVM6701评估板,通过DSP处理器进行高速实时数字信号处理的功能,从而大大提高了雷达的信号处理能力和性能。

一种用于浮点DSP的流水线结构DMA设计

本文提出了一种用于32位浮点DSP处理器的改进型DMA结构。采用两级数据流水线结构,外设与内部存储器的数据传输速率比原来提高了一倍。使用Verilog HDL语言对其进行编码和仿真,仿真结果表明工作频率达到250MHz以上,满足设计要求。

基于浮点DSP的数字图像压缩方法研究

分析了浮点ＤＳＰ（ＴＭＳ３２０Ｃ３１）的硬件资源、指令系统的特点，给出了各种提高编码效率的方法，进而介绍了一种采用ＴＭＳ３２０Ｃ３１实现静态图像压缩的方法，并简述了基于ＤＳＰ的视频图像压缩系统的性能。

基于浮点DSP的抽油机动态补偿控制器

简述了基于浮点DSP的动态无功补偿器,快速准确检测和计算出电网中的各项参数,采用以固态继电器为电容组的切投开关,实现对三相变化负荷的快速跟踪和响应,有效地提高了抽油机供电系统的电能质量。

基于浮点DSP的主从式多处理器在高速数据处理系统中的应用

介绍了一种基于浮点DSPTMS32 0C32的干涉型光纤陀螺仪 (IFOG)捷联惯性导航系统 ,它采用主从式多处理器系统结构、双口RAM并行数据传送模式和零等待状态接口电路 ,具有实时性能好、运算精度高的特点。详细介绍了该系统的具体实现方案。

基于ADSP-21369的浮点DSP实验教学系统设计

本文研究并设计出一套基于ADSP-21369的浮点DSP教学实验系统。采用ADSP-21369处理器,辅以其它模拟器件,实现对SDRAM,FLASH,ADC和DDS等外部存储器的控制。利用ADSP-21369的固有资源,通过数字外设接口(DPI)完成对LCD,UART及键盘控制,通过数字应用接口(DAI)完成对音频,S/PDIF和LED灯等的控制。

基于(TI)C6711浮点DSP的双音多频信号检测的实现

双音多频 DTMF(Dual Tone Multi- Frequency)信号是音频电话中的拔号信号 ,将 DTMF信号的检测集成到含有数字信号处理器 (DSP)的系统中 ,是一项较有价值的实际课题 .本文给出在 TI公司浮点 DSP芯片 C6 711中的实现方案 ,通过 2 0个并行的哥兹柔信号滤波器成成功地使双音多频信号检测变得准确、迅速和简单 .

浮点DSP+FPGA在组合惯导系统中的应用

介绍了一种基于浮点DSP TM S320C 6713和FPGA EP 1K 100结合的光纤陀螺仪(IFOG)组合导航系统,并详细介绍了该系统的具体实现方案,该系统具有实时性能好、运算精度高的特点。

TMS320C40与ADSP21060浮点DSP器件的应用对比

评价浮点DSP器件的性能常用每秒百万次浮点运算 (MFLOPS)来衡量 ,但这一指标不能与DSP的实际处理速度等同 ,本文通过对TMS32 0C40和ADSP2 1 0 60的核处理器性能、I/O能力、片内存储器大小等在实现数字信号处理任务的差异上的客观的比较 。

基于浮点DSP的铁路FSK信号检测

铁路FSK是一种低频调制中心载频的移频信号.为实现对ZPW-2000系列发码设备所发出FSK信号的准确解调,设计了一种新的基于浮点DSP的铁路FSK信号检测系统.通过实际测试,该系统能够快速准确检测出FSK信号解调后的各种信息.

Altera变革基于FPGA的浮点DSP性能

2014年4月23号，Altera公司宣布在FPGA浮点DSP性能方面实现了变革。硬核浮点DSP模块集成在正在发售的Altera20nmArria10FPGA和SoC中，也集成在14nm Stratix 10 FPGA和SoC中。

Altera在Arria 10 FPGA率先提供硬核浮点DSP模块

Altera公司日前宣布在FPGA浮点DSP性能方面实现了变革。Altera是第一家在FPGA中集成硬核IEEE 754兼容浮点运算功能的可编程逻辑公司，大大提高了DSP性能，设计人员的交通和逻辑效率。基于TSMC 205SoC工艺技术，Arria 10FPGA和SoC在单个管芯中实现了业界容量最大、性能最好的DSP资源。

Altera演示基于模型的FPGA浮点DSP工具

Altera公司演示了使用FPGA的浮点DSP新设计流程，这是基于模型的浮点设计工具，支持在FPGA中实现复数浮点DSP算法。Altera浮点DSP设计流程包括集成在DSP Builder高级模块库中的Altera浮点DSP编译器、QuartusIIRTL工具链、ModelSim仿真器，以及Math—WorksMATLAB和Simulink工具，简化了FPGA的DSP算法实现过程。浮点设计流程结合并集成了算法模型和仿真、RTL产生、综合、布局布线以及设计验证级等。