一种新型消除失调电压的高速高精度比较器

本文提出一种新型消除失调电压的高速高精度CMOS比较器。该比较器克服传统消除失调技术在信号通路引入电容的缺陷,具有更快的速度。设计的比较器采用TSMC 0.35μm 2P4M工艺。采用CADENCE软件SPECTRE仿真器仿真,该比较器在64MHz的时钟频率下,失调电压减小了92.6%,其延时时间仅为2.68ns,最小分辨率为33μV。

一种低失调CMOS比较器设计

本文在研究各种比较器失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器失调消除技术。该比较器由主动复位和共模箝位的预放大器和输出锁存器构成,通过负反馈自适应调整比较器输入失调电压,降低了开关电容沟道电荷注入和时钟馈通对比较器精度的影响。仿真结果表明,在Chartered 0.35μm COMS工艺下,电源电压3.3V,调整后的比较器失调误差为34μV,比较速率100MHz。

适用于均衡器系统的高速低失调限幅放大器

基于0.13,μmCMOS工艺,设计了一款适用于均衡器系统的高速低失调电压的限幅放大器.电路设计中采用有源负载电感效应技术来提高系统的带宽;同时,为了优化由器件间失配导致的失调电压,提出了一种改进的失调电压消除技术.通过在负反馈环路中使用18,pF的电容来构建低频滤波器,该技术可以实现22.8,kHz的高通截止频率.蒙特卡罗仿真结果表明,该放大器输出端的直流失调电压均值为78.48,μV,标准差为3.73,mV.工作在1.8,V电源电压下,限幅放大器的带宽为6.0,GHz,增益为24.2,dB,功耗为23.6,mW,版图面积为0.030,6,mm2(170,μm×180,μm).

用于Pipelined-SAR模数转换芯片中的高精度比较器设计

设计了一款可用于18 bit、2 Ms/s的流水线型逐次逼近型模数转换器(Pipelined-SAR ADC)的高精度比较器,该比较器的结构为三级预放大器+锁存器(latch),同时采用了一种失调电压消除技术,有效减小了比较器的失调电压。在TSMC 0.18μm的工艺下,使用Spectre对比较器进行仿真,结果表明,该比较器在1.8 mW的功耗下,输入失调电压标准差为131μV,噪声电压为15μV,满足高精度和低功耗的要求。

一种用于ADC电路的高速高精度比较器设计

在分析各种比较器设计失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器设计技术和失调消除技术.该比较器由主动复位和被动箝位的预放大器和输出锁存器构成,具有失调自动校准功能.仿真结果表明,在Chartered 0.35μm COMS工艺下,电源电压3.3 V,调整后的比较器失调误差为56.8μV,比较器的精度0.1mV,比较速率100 MHz.