Marvell推出基于四核Cortex-A72和双核Cortex-A53的超大规模芯片

美满电子科技（Marvell）推出高性能、超大规模Mar-yellAP806和ARMADAA3700芯片，这是Marvell的旗舰64位ARMPowered、基于Marvell革命性的模块化芯片架构或MoChi架构的产品。AP806集成了MarvellFinal-LevelCache（FLC）架构，作为虚拟SoC（MarvellVSoC）使用，配备了多重存储和网络协同模块。

纳米级超大规模集成电路芯片低功耗物理设计分析

简要介绍了功耗的组成,在此基础上从工艺、电路、门、系统四个层面探讨了纳米级超大规模集成电路的低功耗物理设计方法。提出一种基于Golden UPF的低功耗物理设计过程,为纳米级超大规模集成电路芯片设计人员进行低功耗设计提供参考。

超大规模集成电路的可制造性设计

以Synopsys推出的TCAD软件TSUPREM-Ⅳ和Medici为蓝本,结合100nm栅长PMOSFET的可制造性联机仿真与优化实例,阐述了超大规模集成电路DFM阶段所进行的工艺级、器件物理特性级优化及工艺参数的提取。

超大规模集成电路中的可靠性技术应用与发展

论述了大规模 /超大规模集成电路可靠性技术的应用与发展 ,重点强调在大规模 /超大规模集成电路中可靠性技术的地位和作用 ,对“十五”

千核能拥有怎样能力 走近RISC-V超大规模人工智能芯片

RISC-V近年来的发展势头不错,其开放、免费的特性吸引了大批企业、研究人员的关注,采用RISC-V架构的产品也逐渐向各个方面延伸。2020年底,一家名为Esperanto的公司公布了一款采用RISC-V架构的超大规模高性能A I芯片,由于其独特的设计和理念,在发布后就引发了业内关注。不过当时并未公布太多信息,直到近期,Esperanto才披露了这款产品在架构、设计以及运行方面的详细信息,值得一看。

超大规模集成电路芯片的激光缺陷检测技术研究

超大规模集成电路芯片的激光缺陷检测技术是一种通过使用激光来检测集成电路芯片上的缺陷和欠缺的技术。这项技术可以帮助生产商在生产过程中及时发现并修复芯片上的缺陷,提高芯片的质量和性能。激光缺陷检测技术使用激光器对集成电路芯片进行照射,激光的功率和频率可以根据需要进行调节。激光照射后,通过激光反射或透射的特征来检测芯片上的缺陷,对反射或透射光进行分析,可以确定芯片的质量和性能,更好的为芯片的生产制造带来参考。因此,本文在研究中将进一步展开对芯片缺陷以及激光缺陷检测技术的分析,在此基础上,探讨超大规模集成电路芯片的激光缺陷检测技术,更好的确定芯片缺陷的类型和程度,提高集成电路芯片质量。

TMPA88××系列的超大规模超级芯片TV／AV无图像的故障检修

不熟悉TMPA8803（8823）8809（8829）超级芯片彩电的维修人员，对收看过程中出现的AV信号不能输入，无法进行TV／AV切换、自动搜索不能存台，搜索到图像只是一晃而过、不能翻越节目号（不保存）故障，往往感到一筹莫展，无从下手。主要原因是他们对芯片的各功能及工作原理不熟悉。下面以TMPA8803为例将涉及该故障的相关电路工作原理做一简单介绍。

超大规模集成电路COMIPTM芯片研制投入批量生产

9月23日，科技部高新技术发展及产业化司会同大唐电信科技股份有限公司在北京举办了国家“十五”“863”计划12个重大科技专项之——超大规模集成电路设计专项重点课题“面向通信的综合信息处理SoC(系统芯片：System on Chip，简称：SoC)平台”(简称“COMIPTM”)的技术成果与产品发布会。

MOCVD技术沉积氮化钛在超大规模集成电路中的应用

氮化钛作为一种常见的阻挡层和粘合层材料在集成电路中广泛应用。在0．18微米及以下的逻辑集成电路电路制造中，MOCVD（Metal Organic Chemical Vapor Deposition）技术沉积氮化汰用做钨填充的粘合层和阻挡层是不可或缺的。随着超大规模集成电路向65纳米或者更高端发展以及铜制程在高端逻辑芯片制造的普及，钨填充技术在金属连线上的应用逐渐淡出，但是在逻辑电路硅化物接触层的应用上，MOCVD沉积氮化钛加上钨填充仍然是不可替代的技术。

我国超大规模集成电路高密度封装技术成果令人瞩目

新华社消息日前从信息产业部电子科学研究院、清华大学等单位联合召开的第三届电子封装技术国际研讨会上获悉：清华大学、信息产业部第１３研究所、中科院等单位研制开发的超大规模集成电路高密度封装中的新材料、新工艺、新技术及可靠性的研究成果，引起与会的国外微电子...

深亚微米CMOS电路多电源全芯片ESD技术研究

深亚微米CMOS电路具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,电路全芯片ESD设计已经成为设计师面临的一个新的挑战。多电源CMOS电路全芯片ESD技术研究依据工艺、器件、电路三个层次进行,对芯片ESD设计关键点进行详细分析,制定了全芯片ESD设计方案与系统架构,该方案采用SMIC0.35μm 2P4M Polycide混合信号CMOS工艺流片验证,结果为电路HBM ESD等级达到4 500 V,表明该全芯片ESD方案具有良好的ESD防护能力。

深亚微米芯片设计中相位噪声的讨论

文章以相位噪声(Jitter)为核心讨论芯片设计领域深亚微米效应理论。文章在介绍相位噪声的定义、定量描述、来源以及前人的研究工作的基础上,提出建立相位噪声的软件仿真环境及给出相应判据的解决思路,以期指导高速发展的超大规模集成电路设计技术的提升。

超深亚微米芯片互连线电感提取技术及应用

超深亚微米(VDSM)工艺下,集成电路的高频、高集成度趋势使互连线间电磁耦合作用不容忽略.首先回顾了典型电感提取方法及实际应用中电感阵稀疏化、模型降阶等问题;基于互连线分布RLC模型,对一类电源树的同步切换噪声问题作了分析;并介绍了RL梯状电路、有效电容法等实用电感效应处理措施.一些仿真实例表明,未来高频集成电路中电感效应可严重影响部分关键互连线网性能,将成为信号完整性的重要制约因素.

我国自主研发的最大规模CPU系统芯片进入市场

在“中国芯，心系中国——北京大学微处理器开放周”的开幕式上．科技部宣布，国家“863计划”超大规模集成电路设计专项重点支持的“北大众志一863CPU系统芯片”成功量产．已进入市场推广阶段。

深亚微米CMOS IC全芯片ESD保护技术

CMOS工艺发展到深亚微米阶段,芯片的静电放电(ESD)保护能力受到了更大的限制。因此,需要采取更加有效而且可靠的ESD保护措施。基于改进的SCR器件和STFOD结构,本文提出了一种新颖的全芯片ESD保护架构,这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的。

深亚微米芯片设计的研究

为了满足深亚微米芯片的高速性能,一方面要精确地定位电路各部分的延迟模型,另一方面必须把实际布图后互连延迟信息返标到逻辑综合环境。研究了深亚微米芯片设计中的时序模型、线网的线负载模型及EDA工具上的实现过程。

21世纪深亚微米芯片技术的新进展

着重介绍对微电子技术发展有重大意义的集成电路关键技术的进展情况 .MOS FET结构的探索创新、高K和低K绝缘材料的开发运用、铜布线芯片技术、极紫外线曝光技术以及SoC设计技术等里程碑式的进展 ,使集成电路朝着规模越来越大、图形线条越来越细、功耗越来越低、工作速度越来越快的方向不断发展 ,为 2

深亚微米下系统级芯片的物理设计实例

深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模的SOC,比如互连延迟(Interconnect delay)、信号完整性(SI)、电压降(IR-Drop)与电迁移(EM)、第三方IP集成,等等。应对这些问题,在后端设计流程上要有新的方法。文章以一块0.18μm工艺下200万门无线数据传输芯片的物理设计为例,介绍了其中的关键设计步骤和一些解决问题的方案,可为其他类似的设计提供参考。

深亚微米SoC芯片设计及其供应链的管理

本文主要介绍了深来微米SoC芯片设计过程中要考虑的因素,和供应链整合管理的重要性。简 要列出了IP核的分类和选择IP的要点,以及Library和Foundry的工艺的确定对SoC芯片设计的影响。