一种用于深亚微米电路模拟的高精度MOST宏模型

提供了一种新的方法,用于建立深亚微米电路中MOST的伏安特性方程.该方法根据深亚微米MOST的数值模拟结果或实测结果,直接将小尺寸MOST特性方程用函数拟合技术,在M atlab中用程序实现,所建立的伏安特性方程没有非饱和区、饱和区的间断点,是一个不分区间的统一表达式.对所得到的结果进行了计算验证,证明了建模方法和结果的正确性.

超深亚微米集成电路中的互连问题——低k介质与Cu的互连集成技术

半导体集成电路技术的发展对互连技术提出了新的需求 ,互连集成技术在近期和远期发展中将面临一系列技术和物理限制的挑战 ,其中 Cu互连技术的发明是半导体集成电路技术领域中具有革命性的技术进展之一 ,也是互连集成技术的解决方案之一 .在对互连集成技术中面临的技术与物理挑战的特点和可能的解决途径概括性介绍的基础上 ,重点介绍和评述了低 k介质和 Cu的互连集成技术及其所面临关键的技术问题 ,同时还对三维集成互连技术、RF互连技术和光互连技术等

深亚微米MOSFET热载流子退化机理及建模的研究进展

本文给出了深亚微米ＭＯＳ器件热载流子效应及可靠性研究与进展．对当前深亚微米ＭＯＳ器件中的主要热载流子现象以及由其引起的器件性能退化的物理机制进行了详细论述．不仅对热电子，同时也对热空穴的影响进行了重点研究，为深亚微米ＣＭＯＳ电路热载流子可靠性研究奠定了基础．本文还讨论了深亚微米器件热载流子可靠性模型，尤其是ＭＯＳ器件的热载流子退化模型．

超深亚微米SOI NMOSFET中子辐照效应数值模拟

考虑3种特征尺寸的超深亚微米SOI NMOSFET的中子辐照效应。分析了中子位移辐照损伤机理,数值模拟了3种器件输出特性曲线随能量为1MeV的等效中子在不同辐照注量下的变化关系及中子辐照环境下器件工艺参数对超深亚微米SOI NMOSFET的影响。数值模拟部分结果与反应堆中子辐照实验结果一致。

铜互连布线及其镶嵌技术在深亚微米IC工艺中的应用

近几年来 ,随着 VLSI器件密度的增加和特征尺寸的减小 ,铜互连布线技术作为减小互连延迟的有效技术 ,受到人们的广泛关注。文中介绍了基本的铜互连布线技术 ,包括单、双镶嵌工艺 ,CMP工艺 ,低介电常数材料和阻挡层材料 。

超深亚微米互补金属氧化物半导体器件的剂量率效应

对0.18μm互补金属氧化物半导体(CMOS)工艺的N型金属氧化物半导体场效应晶体管(NMOSFET)及静态随机存储器(SRAM)开展了不同剂量率下的电离总剂量辐照试验研究.结果表明:在相同累积剂量,SRAM的低剂量率辐照损伤要略大于高剂量率辐照的损伤,并且低剂量率辐照损伤要远大于高剂量率辐照加与低剂量率辐照时间相同的室温退火后的损伤.虽然NMOSFET低剂量率辐照损伤略小于高剂量率辐照损伤,但室温退火后,高剂量率辐照损伤同样要远小于低剂量率辐照损伤.研究结果表明0.18μm CMOS工艺器件的辐射损伤不是时间相关效应.利用数值模拟的方法提出了解释CMOS器件剂量率效应的理论模型.

深亚微米MOS器件的热载流子效应

对深亚微米器件中热载流子效应 (HCE)进行了研究 .还研究了沟道热载流子的产生和注入以及与器件工作在高栅压、中栅压和低栅压三种典型的偏置条件的关系 .在分析热载流子失效机理的基础上 ,讨论了热载流子效应对电路性能的影响 .提出影响晶体管热载流子效应的因素有 :晶体管的几何尺寸、开关频率、负载电容、输入速率及晶体管在电路中的位置 .通过对这些失效因素的研究并通过一定的再设计手段 ,可以减少热载流子效应导致的器件退化 .

深亚微米VLSI物理设计中天线效应的预防及修复

深亚微米超大规模集成电路(VLSI)中金属互连线的天线效应(PAE)将会严重影响芯片物理设计的结果,甚至造成设计的失败。因此详细分析了天线效应的产生、危害和计算方法,重点讨论了深亚微米VLSI芯片物理设计中的PAE预防和修复方法,并且针对面积和时序要求苛刻的复杂芯片设计提出了优化的迭代流程。上述方法和流程成功应用于本研究室协作承担的"风芯Ⅱ号"H.264/AVC-AVS视频解码SoC芯片的后端物理设计过程中,极大地提高了天线效应的预防和修复效率,消除了版图中全部潜在高危PAE问题且节省了18.18%的迭代次数,节约了17.39%的芯片管芯面积,确保并实现了芯片流片的一次成功。

深亚微米CMOS电路多电源全芯片ESD技术研究

深亚微米CMOS电路具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,电路全芯片ESD设计已经成为设计师面临的一个新的挑战。多电源CMOS电路全芯片ESD技术研究依据工艺、器件、电路三个层次进行,对芯片ESD设计关键点进行详细分析,制定了全芯片ESD设计方案与系统架构,该方案采用SMIC0.35μm 2P4M Polycide混合信号CMOS工艺流片验证,结果为电路HBM ESD等级达到4 500 V,表明该全芯片ESD方案具有良好的ESD防护能力。

深亚微米PESD MOSFET特性研究及优化设计

本文对多晶抬高源漏（ＰＥＳＤ）ＭＯＳＦＥＴ的结构作了描述，并对深亚微米ＰＥＳＤＭＯＳ－ＦＥＴ的特性进行了模拟和研究，看到ＰＥＳＤＭＯＳＦＥＴ具有比较好的短沟道特性和亚阈值特性，其输出电流和跨导较大，且对热载流子效应的抑制能力较强，因此具有比较好的性能．给出了ＰＥＳＤＭＯＳＦＥＴ的优化设计方法．当ＭＯＳＦＥＴ尺寸缩小到深亚微米范围时。

超深亚微米芯片互连线电感提取技术及应用

超深亚微米(VDSM)工艺下,集成电路的高频、高集成度趋势使互连线间电磁耦合作用不容忽略.首先回顾了典型电感提取方法及实际应用中电感阵稀疏化、模型降阶等问题;基于互连线分布RLC模型,对一类电源树的同步切换噪声问题作了分析;并介绍了RL梯状电路、有效电容法等实用电感效应处理措施.一些仿真实例表明,未来高频集成电路中电感效应可严重影响部分关键互连线网性能,将成为信号完整性的重要制约因素.

深亚微米CMOS电路漏电流快速模拟器

随着工艺的发展 ,功耗成为大规模集成电路设计领域中一个关键性问题 降低电源电压是减少电路动态功耗的一种十分有效的方法 ,但为了保证系统性能 ,必须相应地降低电路器件的阈值电压 ,而这样又将导致静态功耗呈指数形式增长 ,进入深亚微米工艺后 ,漏电功耗已经能和动态功耗相抗衡 ,因此 ,漏电功耗快速模拟器和低功耗低漏电技术一样变得十分紧迫 诸如HSPICE的精确模拟器可以准确估计漏电功耗 ,但仅仅适合于小规模电路 首先证实了CMOS晶体管和基本逻辑门都存在堆栈效应 ,然后提出了快速模拟器的漏电模型 ,最后通过对ISCAS85& 89基准电路的实验 ,说明了在精度许可 (误差不超过 3% )的前提下 ,模拟器获得了成百倍的加速 。

一个用于深亚微米电路模拟的MOSFET解析模型

本文提出了一个新的深亚微米ＭＯＳＦＥＴ模型，它计入了影响深亚微米器件工作的各种二级物理效应．模型采用一个统一的公式描述所有的器件工作区，可以保证无穷阶连续．不仅适用于数字电路，而且可用于模拟电路的设计．模型计算的结果与实测器件的结果十分一致．

超深亚微米高速互连的信号串扰研究

探讨了超深亚微米设计中的高速互连线串扰产生机制,提出了一种描述高速互连串扰的电容、电感耦合模型,通过频域变换方法对模型的有效性进行了理论分析。针对0.18μm工艺条件提出了该模型的测试结构,进行了流片和测量。实测结果表明,该模型能够较好地表征超深亚微米电路的高速互连串扰效应,能够定量计算片上互连线间的耦合串扰,给出不同工艺的互连线长度的优化值。

深亚微米CMOS集成电路抗热载流子效应设计

热载流子效应(HCE)、电介质击穿、静电放电,以及电迁移等失效机理,已经对VLSI电路的长期可靠性造成了极大的威胁。其中,热载流子效应是最主要的失效机理之一。影响CMOS电路热载流子效应的因素有:晶体管的几何尺寸、开关频率、负载电容、输入速率以及晶体管在电路中的位置。通过对这些因素的研究,提出了CMOS电路热载流子可靠性设计的通用准则。

MOSFET衬底电流模型在深亚微米尺寸下的修正

建立精确的衬底电流模型是分析ＭＯＳＦＥＴ 器件及电路可靠性和进行ＭＯＳＦＥＴ 电路设计所必需的．在分析载流子输运的基础上建立了一个常规结构深亚微米ＭＯＳＦＥＴ 衬底电流的解析模型，模型公式简单．对模型进行了验证，研究了衬底掺杂浓度与栅氧化层厚度对拟合因子的影响，并分析了模型中拟合因子的物理意义．

超深亚微米CMOS工艺参数波动的测量电路

分析了超深亚微米工艺参数波动对电路的影响;采用“放大”的思路设计了简单的用于测量超深亚微米工艺门延迟、动态功耗、静态功耗及其波动的电路,并提出了一种用于测量门延迟波动特性曲线的新型电路,该电路采用较短的反相器链可以得到超深亚微米工艺下门延迟波动特性曲线.电路在90nmCMOS工艺下进行了流片制作,得到了90nmCMOS工艺下的单位门延迟波动特性曲线.测得延迟的波动范围为78.6%,动态功耗的波动范围为94.0%,漏电流功耗的波动范围为19.5倍,其中以漏电流功耗的波动性最为严重.

深亚微米芯片设计中相位噪声的讨论

文章以相位噪声(Jitter)为核心讨论芯片设计领域深亚微米效应理论。文章在介绍相位噪声的定义、定量描述、来源以及前人的研究工作的基础上,提出建立相位噪声的软件仿真环境及给出相应判据的解决思路,以期指导高速发展的超大规模集成电路设计技术的提升。

深亚微米N沟道MOS晶体管的总剂量效应

为了研究深亚微米工艺CCD的辐射效应特性,了解因器件特征尺寸变小引入的新效应,对0.18μm商用工艺线上流片的不同沟道宽长比的N型沟道MOSFET器件进行了60Co-γ射线辐照实验,这些NMOSFET与CCD内的MOSFET结构相同。分析了辐照后由于总剂量效应导致的NMOSFET参数退化情况以及参数的常温和高温退火行为。实验结果表明,深亚微米工艺器件的辐射耐受性相比大尺寸器件明显增强,不同沟道宽长比的器件表现出的总剂量效应差异显示了器件具有明显的窄沟效应,界面陷阱电荷在新型器件的总剂量效应中起主导作用。研究结果为大面阵CCD的辐射效应研究和辐射加固设计提供了理论支持。

一个适用于模拟电路的深亚微米SOIMOSFET器件模型

从数值解源端和饱和点的表面电势出发 ,考虑模拟电路对 SOI MOSFET模型的一些基本要求如电荷守恒、器件源漏本征对称、各个工作区间连续并且高阶可导以及全耗尽和部分耗尽两种工作模式的转变 ,构建了一个能够满足这些要求的精确的器件模型 .同时包含了深亚微米 SOI MOSFET的一些二级效应如漏极诱生势垒降低效应 (DIBL )、速度饱和效应、自热效应等 .这个模型的参数相对较少并且精确连续 。