超深亚微米SOI NMOSFET中子辐照效应数值模拟

考虑3种特征尺寸的超深亚微米SOI NMOSFET的中子辐照效应。分析了中子位移辐照损伤机理,数值模拟了3种器件输出特性曲线随能量为1MeV的等效中子在不同辐照注量下的变化关系及中子辐照环境下器件工艺参数对超深亚微米SOI NMOSFET的影响。数值模拟部分结果与反应堆中子辐照实验结果一致。

沟道宽长比对深亚微米NMOSFET总剂量辐射与热载流子损伤的影响

本文对不同沟道宽长比的NMOSFET进行了辐射与热载流子应力的试验研究,电参数测量数据表明:虽然两种损伤的原理具有相似之处,但总剂量辐射与热载流子的损伤表现形式及对沟道宽长比的依赖关系均不同.辐射损伤的最大特点是关态泄漏电流增加,并且损伤与沟道宽长比成反比;热载流子损伤会造成跨导等参数的显著变化,但关态泄漏电流无明显改变,并且损伤随沟道长度与宽度的减小而增大.从二者基本原理出发,结合宏观参数的表现形式,文中对辐射与热载流子损伤进行了详细分析,认为造成二者损伤差异及对沟道宽长比不同依赖关系的原因在于辐射与热载子注入引入的陷阱电荷部位不同.因此对两种损伤进行加固时应重点从器件设计尺寸、结构等方面综合考虑.

深亚微米槽栅NMOSFET结构参数对其抗热载流子特性的影响

基于流体动力学能量输运模型和幸运热载流子模型 ,用二维器件仿真软件Medici对深亚微米槽栅NMOSFET的结构参数 ,如沟道长度、槽栅凹槽拐角角度、漏源结深等 ,对器件抗热载流子特性的影响进行了模拟分析 ,并与常规平面器件的相应特性进行了比较 .结果表明即使在深亚微米范围 ,槽栅器件也能很好地抑制热载流子效应 ,且其抗热载流子特性受凹槽拐角和沟道长度的影响较显著 。

深亚微米抗辐照PDSOI nMOSFET的热载流子效应

基于中国科学院微电子研究所开发的0.35μm SOI工艺,制备了深亚微米抗辐照PD-SOI H型栅nMOSFET。选取不同沟道宽度进行加速应力实验。实验结果表明,热载流子效应使最大跨导变化最大,饱和电流变化最小,阈值电压变化居中。以饱和电流退化10%为失效判据,采用衬底/漏极电流比率模型,对器件热载流子寿命进行估计,发现同等沟道长度下,沟道越宽的器件,载流子寿命越短。

超深亚微米LDD nMOSFET中的非幸运电子模型效应

通过对采用0.18μmCMOS工艺制造的两组不同沟道长度和栅氧厚度的LDD器件电应力退化实验发现,短沟薄栅氧LDDnMOSFET(Lg=0.18μm,Tox=3.2nm)在沟道热载流子(CHC)应力下的器件寿命比在漏雪崩热载流子(DAHC)应力下的器件寿命要短,这与通常认为的DAHC应力(最大衬底电流应力)下器件退化最严重的理论不一致.因此,这种热载流子应力导致的器件退化机理不能用幸运电子模型(LEM)的框架理论来解释.认为这种“非幸运电子模型效应”是由于最大碰撞电离区附近具有高能量的沟道热电子,在Si SiO2界面产生界面陷阱(界面态)的区域,由Si SiO2界面的栅和漏的重叠区移至沟道与LDD区的交界处以及更趋于沟道界面的运动引起的.

深亚微米电路N MOS器件HCI退化建模与仿真

提出一种深亚微米NMOSFET的热载流子注入下漏电流退化模型及其电路退化仿真方法.该模型将亚阈区、线性区和饱和区的漏电流退化行为统一到一个连续表达式中,避免了分别描述时由于模型不连续而导致的仿真不收敛问题.并且在模型中对亚阈区的栅偏依赖现象进行建模,提高了模型描述器件退化的准确度.用基于0.25μm工艺的NMOS器件对模型进行了验证,测试数据与仿真结果吻合得很好.

深亚微米N沟道MOS晶体管的总剂量效应

为了研究深亚微米工艺CCD的辐射效应特性,了解因器件特征尺寸变小引入的新效应,对0.18μm商用工艺线上流片的不同沟道宽长比的N型沟道MOSFET器件进行了60Co-γ射线辐照实验,这些NMOSFET与CCD内的MOSFET结构相同。分析了辐照后由于总剂量效应导致的NMOSFET参数退化情况以及参数的常温和高温退火行为。实验结果表明,深亚微米工艺器件的辐射耐受性相比大尺寸器件明显增强,不同沟道宽长比的器件表现出的总剂量效应差异显示了器件具有明显的窄沟效应,界面陷阱电荷在新型器件的总剂量效应中起主导作用。研究结果为大面阵CCD的辐射效应研究和辐射加固设计提供了理论支持。

深亚微米MOSFET热载流子退化机理及建模的研究进展

本文给出了深亚微米ＭＯＳ器件热载流子效应及可靠性研究与进展．对当前深亚微米ＭＯＳ器件中的主要热载流子现象以及由其引起的器件性能退化的物理机制进行了详细论述．不仅对热电子，同时也对热空穴的影响进行了重点研究，为深亚微米ＣＭＯＳ电路热载流子可靠性研究奠定了基础．本文还讨论了深亚微米器件热载流子可靠性模型，尤其是ＭＯＳ器件的热载流子退化模型．

深亚微米PESD MOSFET特性研究及优化设计

本文对多晶抬高源漏（ＰＥＳＤ）ＭＯＳＦＥＴ的结构作了描述，并对深亚微米ＰＥＳＤＭＯＳ－ＦＥＴ的特性进行了模拟和研究，看到ＰＥＳＤＭＯＳＦＥＴ具有比较好的短沟道特性和亚阈值特性，其输出电流和跨导较大，且对热载流子效应的抑制能力较强，因此具有比较好的性能．给出了ＰＥＳＤＭＯＳＦＥＴ的优化设计方法．当ＭＯＳＦＥＴ尺寸缩小到深亚微米范围时。

深亚微米MOS器件的热载流子效应

对深亚微米器件中热载流子效应 (HCE)进行了研究 .还研究了沟道热载流子的产生和注入以及与器件工作在高栅压、中栅压和低栅压三种典型的偏置条件的关系 .在分析热载流子失效机理的基础上 ,讨论了热载流子效应对电路性能的影响 .提出影响晶体管热载流子效应的因素有 :晶体管的几何尺寸、开关频率、负载电容、输入速率及晶体管在电路中的位置 .通过对这些失效因素的研究并通过一定的再设计手段 ,可以减少热载流子效应导致的器件退化 .

深亚微米CMOS电路多电源全芯片ESD技术研究

深亚微米CMOS电路具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,电路全芯片ESD设计已经成为设计师面临的一个新的挑战。多电源CMOS电路全芯片ESD技术研究依据工艺、器件、电路三个层次进行,对芯片ESD设计关键点进行详细分析,制定了全芯片ESD设计方案与系统架构,该方案采用SMIC0.35μm 2P4M Polycide混合信号CMOS工艺流片验证,结果为电路HBM ESD等级达到4 500 V,表明该全芯片ESD方案具有良好的ESD防护能力。

超深亚微米集成电路中的互连问题——低k介质与Cu的互连集成技术

半导体集成电路技术的发展对互连技术提出了新的需求 ,互连集成技术在近期和远期发展中将面临一系列技术和物理限制的挑战 ,其中 Cu互连技术的发明是半导体集成电路技术领域中具有革命性的技术进展之一 ,也是互连集成技术的解决方案之一 .在对互连集成技术中面临的技术与物理挑战的特点和可能的解决途径概括性介绍的基础上 ,重点介绍和评述了低 k介质和 Cu的互连集成技术及其所面临关键的技术问题 ,同时还对三维集成互连技术、RF互连技术和光互连技术等

深亚微米CMOS电路漏电流快速模拟器

随着工艺的发展 ,功耗成为大规模集成电路设计领域中一个关键性问题 降低电源电压是减少电路动态功耗的一种十分有效的方法 ,但为了保证系统性能 ,必须相应地降低电路器件的阈值电压 ,而这样又将导致静态功耗呈指数形式增长 ,进入深亚微米工艺后 ,漏电功耗已经能和动态功耗相抗衡 ,因此 ,漏电功耗快速模拟器和低功耗低漏电技术一样变得十分紧迫 诸如HSPICE的精确模拟器可以准确估计漏电功耗 ,但仅仅适合于小规模电路 首先证实了CMOS晶体管和基本逻辑门都存在堆栈效应 ,然后提出了快速模拟器的漏电模型 ,最后通过对ISCAS85& 89基准电路的实验 ,说明了在精度许可 (误差不超过 3% )的前提下 ,模拟器获得了成百倍的加速 。

一个用于深亚微米电路模拟的MOSFET解析模型

本文提出了一个新的深亚微米ＭＯＳＦＥＴ模型，它计入了影响深亚微米器件工作的各种二级物理效应．模型采用一个统一的公式描述所有的器件工作区，可以保证无穷阶连续．不仅适用于数字电路，而且可用于模拟电路的设计．模型计算的结果与实测器件的结果十分一致．

铜互连布线及其镶嵌技术在深亚微米IC工艺中的应用

近几年来 ,随着 VLSI器件密度的增加和特征尺寸的减小 ,铜互连布线技术作为减小互连延迟的有效技术 ,受到人们的广泛关注。文中介绍了基本的铜互连布线技术 ,包括单、双镶嵌工艺 ,CMP工艺 ,低介电常数材料和阻挡层材料 。

深亚微米VLSI物理设计中天线效应的预防及修复

深亚微米超大规模集成电路(VLSI)中金属互连线的天线效应(PAE)将会严重影响芯片物理设计的结果,甚至造成设计的失败。因此详细分析了天线效应的产生、危害和计算方法,重点讨论了深亚微米VLSI芯片物理设计中的PAE预防和修复方法,并且针对面积和时序要求苛刻的复杂芯片设计提出了优化的迭代流程。上述方法和流程成功应用于本研究室协作承担的"风芯Ⅱ号"H.264/AVC-AVS视频解码SoC芯片的后端物理设计过程中,极大地提高了天线效应的预防和修复效率,消除了版图中全部潜在高危PAE问题且节省了18.18%的迭代次数,节约了17.39%的芯片管芯面积,确保并实现了芯片流片的一次成功。

MOSFET衬底电流模型在深亚微米尺寸下的修正

建立精确的衬底电流模型是分析ＭＯＳＦＥＴ 器件及电路可靠性和进行ＭＯＳＦＥＴ 电路设计所必需的．在分析载流子输运的基础上建立了一个常规结构深亚微米ＭＯＳＦＥＴ 衬底电流的解析模型，模型公式简单．对模型进行了验证，研究了衬底掺杂浓度与栅氧化层厚度对拟合因子的影响，并分析了模型中拟合因子的物理意义．

超深亚微米高速互连的信号串扰研究

探讨了超深亚微米设计中的高速互连线串扰产生机制,提出了一种描述高速互连串扰的电容、电感耦合模型,通过频域变换方法对模型的有效性进行了理论分析。针对0.18μm工艺条件提出了该模型的测试结构,进行了流片和测量。实测结果表明,该模型能够较好地表征超深亚微米电路的高速互连串扰效应,能够定量计算片上互连线间的耦合串扰,给出不同工艺的互连线长度的优化值。

深亚微米SOIMOS器件研究与设计

利用自己设计的适合深亚微米SOIMOS器件模型及SPICE电路模拟程序 ,详细分析了小尺寸SOI器件的阈值电压、饱和漏电流、电导、跨导等与工艺参数的关系 ,通过大量的模拟、计算 ,我们提出了小尺寸FDSOIMOSFET的设计方案 ,并根据该方案研制出性能优良的沟道长度为 0 2