动态电路的混合时序分析方法

本文基于四事件周期波形模型,提出了一般动态门、LO-CMOS、NTP动态门和N-C2MOS锁存器正确工作的时序约束.将混合时序分析方法应用于动态电路的延时计算,提出了动态门延时测试波形的生成算法,能有效处理多个输入同时翻转对延时的影响.本文的研究成果已在SpiceTime中实现,并且应用于一个32位动态加法器的设计,取得了良好效果,如果不考虑伪路径的影响,求值延时和预充延时的最大误差分别为3.62%和8.26%.

基于串扰影响的混合时序分析

针对产生串扰所需的耦合电容、信号翻转方向及时序信息,提出了包括串扰目标选择、串扰逻辑关系验证的混合时序分析算法。该算法在混合时序分析中引入测试生成,通过考察信号间的时序和逻辑关系来验证耦合电容处是否有串扰发生,并在串扰条件下验证电路的时序是否收敛。实验证明,该算法真实地反映了电路中串扰的分布情况,所得的延时分析结果也更为准确。

串扰目标识别框架

提出了一个全面识别静态和动态串扰噪声的算法框架,在静态串扰噪声的识别中,通过静态串扰噪声的峰值以及噪声宽度信息来识别串扰目标。在动态串扰噪声的识别中,引入了混合时序分析,缩小了时间窗区间,并通过测试生成来验证信号间的逻辑关系,通过这些准确的时序及逻辑信息,识别出串扰目标。

动态串扰噪声识别算法

提出了动态串扰噪声的识别算法.针对基于传统静态时序分析的结果过于保守的缺点,本算法引入了混合时序分析,缩小了时间窗区间,为动态串扰噪声的识别提供了准确的时序信息,与此同时,通过测试生成来验证信号间的逻辑关系,根据这些准确的时序及逻辑信息,识别出动态串扰噪声.