一种支持H.264与AVS的高效环路滤波器设计

提出一种高效的多模环路滤波器,支持H.264BP/MP/HP和AVS的视频解码。为实现H.264和AVS滤波结构的复用,对宏块中需要滤波的边界作了修正;使用新颖的混合滤波顺序和宏块分割策略,提高数据的重用率,减小片上缓存;采用并行流水处理等技术提高数据吞吐量。使用65nm的CMOS工艺库,在200MHz的工作频率下综合,电路规模为43k门左右,内部存储器大小为1152byte。处理1个宏块平均需要170个时钟周期,能够支持2路H.264或AVS的1080p@60f/s高清视频解码的实时滤波处理。

H.264解码器中一种新颖的去块效应滤波器设计

在此完成了H.264/AVC解码器中高效低功耗的去块效应滤波器设计。该设计采用5阶流水线技术,配合混合边界滤波顺序与打乱次序的存储数据更新机制,解决了数据与结构冒险问题,因此获得了正常流水线操作中的0延迟,使得基于流水线的设计架构得到最大程度的实现,同时提高了系统吞吐量并降低了功耗。该设计在FPGA芯片上验证的工作频率上限大约为200 MHz,吞吐量为滤波单个宏块需要198个时钟周期。使用0.18μm CMOS工艺,Synopsys Co.的DC工具对滤波器模块进行综合,结果为时序收敛,功耗约为2μW。仿真结果显示,可以对QCIF标准的视频(60 f/s)进行实时环路滤波,该环路滤波器可以用于H.264/AVC实时解码器中。