带有非边界扫描器件的混装电路的扫描链优化配置

在混装电路中,由不同的非边界扫描器件所组成的簇所需要的测试向量的数目可能是不同的,根据不同的簇所需要的测试向量的不同,可以将整个测试过程分为不同的测试阶段,每个测试阶段过后都会有一个或者多个扫描芯片处于bypass状态,而此时其长度只有1,也就是说每一个扫描链的长度是随着测试矢量的移出而变化的,整个扫描链的配置过程中,需要考虑这样两个问题:如何将扫描芯片分配给各条扫描链以及如何排列各条扫描链中扫描芯片的顺序,提出了一种如何配置单链的方法,即优化配置扫描芯片在扫描链中的顺序,这种方法同样可以被应用到多链。

基于边界扫描的混装电路板测试技术研究

随着越来越多的FPGA等复杂逻辑器件应用到武器装备电路板上,电路板上JTAG器件与非JTAG器件并存,并使电路板结构功能日趋复杂,导致传统的方法已不能对该类电路板进行有效的测试。因此,对这种含复杂逻辑器件的混装电路进行测试是迫切需要解决的难题。为此,提出了一种基于onTAP软件实现针对该类电路板边界扫描的测试方法。