8bit 80MHz采样率具有梯度误差补偿的温度计码D/A转换器实现

提出了一种8bit 80MHz采样率具有梯度误差补偿的温度计码D/A转换器实现电路,该电路中所给出的层次式对称开关序列可以较好地补偿梯度误差,该D/A转换器采用台湾UMC 2层多晶硅,2层金属,5V电源电压,0.5μm CMOS工艺生产制造,其积分非线性误差以及微分非线性误差均小于0.5LSB,芯片面积为1.275mm×1.05mm,当采样率为50MHz时,功耗为56mW。

一种新颖的5-31温度计码电流源排布形式——环心排列

介绍了一种新颖的5-31温度计码电流源排布形式——环心排列。通过增加对称性,弥补制造过程中产生的梯度失配误差,以减小电流源之间的失配。对5-31温度计码电流源阵列的理论分析表明,在梯度失配误差方面,与现有排布形式相比,其最大梯度失配误差绝对值至少缩小20%,梯度失配误差的绝对值总值至少缩小30%;同时,由于增加了对称性,梯度误差失配的抵消点数量比原来大大增加。

基于DWA 算法的DAC 芯片译码电路设计

本文主要讲述了基于DWA算法的DAC芯片译码电路的设计过程,给出了具体的设计思路。在设计过程中,使用温度计码来降低数字码切换瞬间输出的模拟信号产生的噪声,使用DWA算法来避免将较大的工艺匹配误差带入到输出的模拟信号中,本设计可以用于解决由于工艺误差所导致的电流源失配的问题。本文以5位输入信号的DAC芯片开关控制信号生成电路为例,利用ModelSim和Quartus II软件对代码进行了仿真,验证了设计思路的实现效果,基本判断设计方案可行。

千兆以太网卡芯片数模转换电路的设计与实现

给出了6bit分辨率、10bit精度的千兆以太网卡芯片数模转换电路,包括体系结构设计、电路设计与仿真、版图设计.该数模转换电路经过TSMC0.13μm1P8MCMOS工艺验证,工作电压为1.5V/2.7V.芯片测试结果表明该数模转换电路能够满足千兆以太网卡芯片的性能要求.

一种进位链TDC的实现及其抽头方式研究

采用Xilinx公司的Kintex-7内部的进位链,实现了时间数字转换器(Time to Digital Converter,TDC)。采用码密度校准方法 对TDC进行逐位校准,标定了TDC的码宽。码密度校准过程中发现,不同的进位链抽头位置会导致TDC的码宽不同、非线性不同,研究了2抽头、 4抽头方式下的TDC的码宽和非线性,在“0tap+3tap”的2抽头方式下,TDC可以获得较好的线性,时间分辨率为25 ps(对应最低有效位(Least Significant Bit,LSB)),微分非线性范围为-0.84~3.1 LSB,积分非线性范围为-5.2~2.2 LSB。

手持设备射频前端宽带压控振荡器设计

根据GSM系统标准中关于相位噪声和频率调谐范围的指标要求,采用无尾电流LC振荡结构和开关电容阵列设计了一款适用于GSM/EDGE便携式产品上的压控振荡器。电路采用TSMC 0.18μm CMOS工艺实现,在3.3V电源电压下的仿真结果表明:电路的工作频率覆盖了3296~3980MHz,输出电压峰峰值为5.32V@3622MHz,调谐增益为32MHz/V,频偏20MHz处的相位噪声为-155.37d Bc/Hz。设计的VCO完全满足GSM/EDGE系统要求。

一种高精度低成本10位D/A转换器的设计与实现

设计了一个采用UMC 0.35μm工艺的高精度、低成本10位D/A转换器电路。该电路对电阻匹配系数要求与7位D/A转换器相同,在相同精度要求下有效减小了版图面积,降低了设计难度和生产成本。最后,在版图上采用新颖的排列方式,进一步减小了温度等因素的影响。该D/A转换器的DNL为-0.2^+0.2,INL为-0.6^+0.6。设计的电路模块已成功应用于商用驱动芯片。

应用于GSM直接调制发射机的宽带压控振荡器

设计了一个应用于GSM850／EGSM900／DCS1800／PCS1900四频带直接调制锁相环发射机的宽带电感电容压控振荡器，采用温度计编码控制开关电容阵列，获得了宽频率覆盖范围，通过优化获得了良好的相位噪声性能。整个电路采用TSMC0．18μm工艺实现，工作电压为3V。仿真结果表明：压控振荡器的频率范围3055-4176MHz（31％），调谐增益19MHz／V变化至44MHz／V，相对最大调谐增益的变化值为56．8%，频偏20MHz处相位噪声达到-155．7dBc／Hz以下，最大功耗30mW。

一种10 bit 50 MSps分段式电流舵DAC设计

本文基于40 nm CMOS工艺,设计了一种10 bit 50 MSps的DAC,该DAC内嵌于一款4 GSps 12 bit的ADC核内进行非线性校准的工作.DAC电路的主体为分段式结构,高6位和低4位分别为温度计码和二进制码.本文提出一种利用模拟电路来进行二进制码转温度计码的设计,可以有效的提高DAC的INL及减小译码电路版图的面积.为了减小因版图布局而引起的失配误差,电流源阵列采用Q2 Random Walk布局.版图后仿的结果显示,在1.8V电源供电下,DAC的DNL和INL的最大绝对值分别为0.04 LSB和0.015 LSB.当仿真时的输出信号频率为0.098 MHz时,DAC的SFDR为73.5 dB.

直接数字射频调制器的实现

介绍了将I/Q两路8Bit信号转换成射频信号的一种直接数字射频调制实现方式,它通过采用温度计码编码减小数字信号跳变导致的噪声毛刺,而采用8-fold线性内插信号作为一阶保持信号的近似处理,大大抑制了数字信号镜像成分。对电路进行模拟后,双边带调制后信号镜像成分抑制53.52dB以上,噪声毛刺抑制53.01dB以上,单边带调制后信号镜像成分抑制59.15dB以上,噪声毛刺抑制53.92dB以上。

一种16位高精度分段式电阻型DAC设计

采用0.5μm BCD工艺,设计了一种16位分段式电阻型高精度DAC。根据集成电路工艺中电阻的一般失配特性,确定电阻型DAC采用“4+12”的分段结构,分别为高位温度计码结构和低位二进制码结构。整个电路中的电阻类型均采用高阻型电阻,减小了DAC开关结构中的失配,极大降低了整体功耗。电路结构紧凑,整体面积小,仅有2.3976 mm^(2)。结合后仿真结果,对版图进行合理调整,使电路具有较低的微分非线性(DNL),之后采用校正结构,进一步降低DNL。电路测试结果表明,输入数字信号为10 kHz的正弦波时,DAC的无杂散动态范围(SFDR)为57.72 dB,DNL为0.5 LSB,积分非线性(INL)为1 LSB,功耗为1.5 mW。

基于高精度电流源的10bit电流舵DAC

文中设计了一款10 bit 250 MS/s的电流舵数模转换器(DAC),通过在DAC中引入阻抗增强型共源共栅电流源结构来提升DAC静态性能。整体电路采用了分段式电流舵结构,高6位为温度计码,低4位为二进制码。基于SMIC 28 nm CMOS工艺,对所设计的DAC进行了仿真验证,结果表明,在0.9 V电源电压下,DAC的积分非线性误差和微分非线性误差的最大绝对值分别为0.06 LSB和0.01 LSB;在输入频率为1.0875 MHz,采样速率38.4 MS/s时,DAC的无杂散动态范围为65.3 dB;与传统相同性能的电流舵DAC相比,电流源单元的面积减少了约75%。

C-R型多通道10 bit SAR-ADC设计

采用0.13μm工艺,设计并实现了一款单端CR型分级的10 bit SAR-ADC。在设计中,CR型分级的采用显著降低了芯片面积,高5位的温度计码控制有效消除时钟溃通等误差,自举开关的设计提高了采样精度,前置放大器的高精度静态比较器有效降低失调、提升了转换精度。设计的ADC内核尺寸为580μm×290μm,后仿真结果显示,在采样率1 MS/s下,输入正弦信号200 kHz时,ENOB可达9.5位,EO=1 LSB。

一个高精度、低成本10位数字模拟转换器的设计与实现

随着集成技术的日益发展,高精度的数字模拟信号转换器模块(DAC)已经是许多芯片中不可或缺的模块。影响数模转换精度关键的因素之一是电阻的匹配程度。本文详细地描述和实现了一个采用UMC0.35μm工艺的高精度、低成本的10位DAC的设计电路,该电路对电阻匹配系数要求与7位DAC的要求相同,对工艺、版图精度的要求降低了8倍,在相同精度要求下有效减小了版图面积,降低了设计难度和生产成本。最后在版图上采用新颖的排列方式,进一步降低了温度等因素的影响。本文设计的DAC的精度为DNL范围在-0.2～+0.2,INL范围在-0.6～+0.6。该模块已经成功应用在某些驱动芯片中。