大功率射频Si-VDMOS功率晶体管研制

介绍了大功率射频硅-垂直双扩散金属氧化物场效应晶体管(Si-VDMOS)的研制结果,采用栅分离降低反馈电容技术、多子胞降低源极电感技术等,从芯片原理着手,比较分析两种芯片结构设计对反馈电容的影响,以及两种布局引线对源极电感的影响,并研制出了百瓦级以上大功率射频Si-VDMOS功率晶体管系列产品。产品主要性能如下:在工作电压28 V及连续波下,采用8胞合成时,225 MHz输出功率达200 W以上,500 MHz输出功率达150 W以上;进一步增加子胞数量,采用12胞合成时,225 MHz输出功率达300 W以上,同时具备良好的增益及效率特性,与国外大功率射频Si-VDMOS功率晶体管的产品参数相比,达到了同类产品水平。

硅双栅MOS场效应晶体管的噪声特性

本文是对双栅MOS场效应晶体管(简写为DG—MOSFET'S)噪声特性的研究。其方法是把噪声源(噪声电压源、噪声电流源)并入DG—MOSFET'S的等效电路中,把DG—MOSFET'S视为无噪声器件。这样可以通过共源和共栅结构的等效电路详细的推导出DG—MOSFET'S的噪声系数。从而得出提高频率特性和降低噪声系数的方向及具体工艺措施。

TFT-LCD源极驱动芯片逻辑部分设计与研究

主要介绍了64位SXGA TFT-LCD源极驱动芯片中的逻辑模块,尤其是对双向移位寄存器和带数据反转功能的数据锁存器的原理和应用等都做了详细的介绍,并且深入分析了其电路的实现过程。通过仿真,该逻辑电路可以很好的完成数据的传输、寄存和锁存功能,完全符合设计要求。

MOSFET漏源极电压反馈限流

介绍了一种脉宽调制(PWM)电机调速系统的电流控制方法。根据MOSFET的自身导通电压与电流之间的关系特性,对MOSFET漏-源极电压进行采样,并结合控制触发脉冲,实现了对功率器件的脉宽限制,达到了电流限制目的,从而省去了电流直接检测元件,具有很好的实际应用价值。

基于源极电感检测法的SiC MOSFET短路保护电路研究

碳化硅金属氧化物半导体场效应晶体管(SiCMOSFET)凭借高工作温度、高开关频率和低导通损耗等优点,被广泛应用于高压、高温和高工作频率场合,但SiCMOSFET的短路耐受时间较小,仅为2~5μs,这对SiCMOSFET的短路保护电路提出了更高的要求。首先总结分析SiCMOSFET短路故障特性,然后基于源极电感检测法设计一款SiCMOSFET短路保护电路并简要分析其工作原理,最后搭建实验平台进行实验验证。实验结果表明,所设计的短路保护电路结构简单,当SiCMOSFET发生硬开关短路故障或负载短路故障时,保护电路能够在故障发生的1μs内关断器件,保证器件的安全运行。

深亚微米金属氧化物场效应晶体管及寄生双极晶体管的总剂量效应研究

为从工艺角度深入研究航空航天用互补金属氧化物半导体(CMOS)工艺混合信号集成电路总剂量辐射损伤机理,选取国产CMOS工艺制作的NMOS晶体管及寄生双极晶体管进行了60Coγ射线源下的总剂量试验研究.发现:1)CMOS工艺中固有的寄生效应导致NMOS晶体管截止区漏电流对总剂量敏感,随总剂量累积而增大;2)寄生双极晶体管总剂量损伤与常规双极晶体管不同,表现为对总剂量不敏感,分析认为两者辐射损伤的差异来源于制作工艺的不同;3)寄生双极晶体管与NMOS晶体管的总剂量损伤没有耦合效应;4)基于上述研究成果,初步分析CMOS工艺混合信号集成电路中数字模块及模拟模块辐射损伤机制,认为MOS晶体管截止漏电流增大是导致数字模块功耗增大的主因,而Bandgap电压基准源模块对总剂量不敏感源于寄生双极晶体管抗总剂量辐射的能力.

一种新型可调驱动电压的SiC/Si混合开关驱动电路

为提高碳化硅金属氧化物半导体场效应晶体管(silicon carbide metal oxide semiconductor filed effect transistor,SiC-MOSFET)与硅基绝缘栅极双极晶体管(silicon insulated gate bipolar transistor,Si-IGBT)并联混合开关(SiC/Si hybrid switch,SiC/Si HyS)的可靠性与适用性,该文提出一种可变驱动电压的SiC/Si HyS栅极驱动电路结构,采用一路脉冲宽度调制(pulse width modulation,PWM)控制信号和一个驱动芯片产生不同电压幅值的栅极控制信号,分别控制SiC/Si HyS中的SiC-MOSFET和Si-IGBT。相比于传统采用2个独立驱动电路的SiC/Si HyS驱动结构,该驱动电路大幅度降低SiC/Si HyS栅极驱动电路的复杂度,降低SiC-MOSFET关断过程中Si-IGBT误导通的可能性,提升混合开关的工作可靠性。该文首先分析所设计驱动电路工作原理,给出驱动电压调节方法;其次,建立耦合电容端电压纹波和系统启动时电容端电压暂态数学模型,通过仿真和实验验证模型准确性;搭建2 kW的SiC/Si混合开关Buck电路,验证该文所提混合开关驱动电路可行性,从SiC/Si HyS功率器件关断损耗、驱动电路功率损耗、成本以及体积4个方面分析所提驱动结构的优势。

GaN E-D HEMT集成逻辑门电路特性研究

基于金属有机化学气相沉积(MOCVD)生长的高质量AlGaN/GaN异质结构材料,采用选择性栅挖槽结合栅介质工艺实现GaN增强型/耗尽型(E/D)HEMT器件的集成,应用直接耦合场效应管逻辑(DCFL)设计并研制GaN E/D HEMT集成逻辑门电路。通过对GaN E/D器件性能以及逻辑门电路性能的分析讨论,研究了GaN E/D器件性能对逻辑门电路性能的影响。同时还对选择性栅挖槽结合栅介质工艺实现GaN E/D器件存在的问题进行了分析讨论。

带数字驱动的DC-18 GHz单刀三掷开关设计

设计了一款带数字驱动的DC-18 GHz单刀三掷开关(Single-Pole Three-Throw,SP3T)芯片。该芯片集成了单刀三掷开关和数字驱动器。单刀三掷开关由2个单刀双掷开关级联组成。单刀双掷开关采用吸收式开关结构,可以实现更好的关态驻波比。驱动电路采用直接耦合场效应晶体管逻辑(Direct Coupled Field Effect Transistor Logic,DCFL)式逻辑电路,具有结构简单、功耗低的优点。版图经过合理布局后,芯片尺寸为1.5 mm×2 mm。测试结果表明:在DC-18 GHz频段内,芯片插入损耗小于3.5 dB,隔离度大于50 dB。芯片采用5 V/0 V逻辑控制,开关速度小于8 ns,1 dB压缩输入功率23 dBm。

半速率时钟10Gb/s光纤传输用2∶1复接器设计

介绍了使用 0 2 μmGaAsHEMT工艺设计的一个 1 0Gb/s以上的光纤传输用2∶1复接器。该复接器使用了半速率时钟的结构。为了减小功耗 ,设计时使用了 3 3V的电源 ,并对每个单元进行了优化。整个芯片的功耗约为 460mW。测试结果显示 ,该电路可以工作在 1 0Gb/s以上的数据速率。

一种超小型DC^18 GHz MMIC 6 bit数字衰减器

微波单片集成电路(MMIC)数字衰减器的尺寸是芯片成本最主要的决定因素。基于GaAs E/D PHEMT工艺,研制了一款超小型DC^18 GHz 6 bit数字衰减器,芯片上集成了4 bit反相器。重点介绍了数字衰减器拓扑结构的改进及反相器的逻辑单元等电路设计的关键点。通过在衰减器拓扑中共用接地通孔、合并两个小衰减位、缩小微带线宽度和线间距、缩小薄膜电阻尺寸、减少控制电压压点个数,实现了芯片的超小型化,从而降低了MMIC数字衰减器的成本。测试结果表明,在DC^18 GHz频段内,数字衰减器的插入损耗小于6 d B,全态输入输出驻波比(VSWR)小于1.6,全态均方根误差小于0.7 d B,工作电流小于5 m A。数字衰减器芯片面积为1.45 mm×0.85 mm。

0.6μm CMOS静态分频器电路设计

分频器目前已经广泛用于光纤通信系统和无线通信系统 ,本文提出了一个利用 0 .6 μm CM OS工艺实现的 1∶ 2静态分频器设计方法。在设计高速分频电路时 ,由于源极耦合逻辑电路比传统的 CMOS静态逻辑电路具有更高的速度 ,所以我们采用了源极耦合逻辑电路来实现 D触发器的设计 ,并用 Smart Spice进行了仿真。测试结果表明 ,当电源电压为 5.0 V,输入信号峰峰值为 1 .6 V时 ,电路可以工作在 580 MHz,功耗为 1 2 m W。本文提出的电路适用于 SDH STM- 1 /4的光纤通信系统。

具有90°可调移相的万兆以太网数据判决芯片设计

介绍了用法国OMMIC公司 0 2 μmGaAsPHEMT工艺设计的具有 90°可调移相的万兆以太网数据判决芯片的模块及单元电路的结构 ,给出了仿真结果及版图 ,最后给出分析和结论 .该芯片的判决电路采用SCFL (源级耦合晶体管逻辑 )的D触发器结构 ,根据矢量叠加原理设计 ,采用差动电流放大器构成可调移相器 .该芯片可直接用于万兆以太网IEEE 80 2 3ae中 10GBASE R和 10GBASE W的物理媒介配属层的时钟数据恢复模块中 .

一种1.8 V低功耗2 GHz预分频电路的设计

描述了一个应用于高集成度2 GHz频率综合器的预分频电路的设计,预分频电路中D触发器采用了源极耦合逻辑电路结构,可以提高电路工作频率,同时有效减小开关噪声和电路功耗。预分频电路采用TSMC 0.25 μm 1P5M CMOS工艺实现,Spectre仿真表明,在1.8 V的电源电压下,经过优化的预分频电路能够在各种工艺条件和温度下正常工作,整体功耗为6.2 mW(单个D触发器功耗仅为1.8 mW),满足手持设备的要求。

用于光纤传输系统的10Gbit/s CMOS 1∶8分接器

采用TSMC0.25μm RF CMOS工艺设计了一个应用于光纤传输系统的10Gbit/s CMOS 1∶8分接器.整个系统采用树型结构,由3级1∶2分接器、2级1∶2分频器、级间缓冲器和输入、输出接口电路构成.为了适应高速度的要求,所有电路全都采用源极耦合场效应管逻辑来实现.使用SmartSpice进行了仿真,结果表明:在电源电压为3.3V时,电路的最高工作速率可以达到10Gbit/s,电路功耗约为800mW.

用于高速传感器的宽频差分50%占空比校正器

提出了一种用于高速传感器的宽带差分50%占空比校准电路。与传统CMOS模拟占空比校准电路相比,所提出电路结构简单工作稳定,并且证明了该电路的最高校正频率可达4 GHz。所提出电路中的占空比检测器采用基于低通预滤波的连续时间积分器和带有源耦合逻辑结构的时钟缓冲器链。采用了0.18μm CMOS工艺,并针对高速应用条件进行了优化。实验结果表明,所提出电路在500 MHz至4.0 GHz频率范围内正常,可接受的输入占空比为30%~70%。在4 GHz输入信号条件下功耗为5.37 m W,输出抖动为19.3 ps。测试芯片面积为550μm×370μm。

带数字驱动的Ku波段6bit数控衰减器设计

采用GaAs增强/耗尽型（E/D）赝配高电子迁移率晶体管（PHEMT）工艺研制了一款带数字驱动的Ku波段6bit数控衰减器微波单片集成电路（MMIC）。该MMIC将数字驱动和6bit数控衰减器集成在一起,数字驱动电路采用的是直接耦合场效应晶体管逻辑（DCFL）电路,6bit数控衰减器由6个衰减基本态级联组成。版图经过合理优化后,最终的MMIC芯片尺寸为2.4mm×1.3mm。测试结果表明,在12~18GHz,芯片可以实现最大衰减量为31.5dB,步进为0.5dB的衰减量控制。衰减64态均方根误差小于0.6dB,附加相移-2°~2.5°,插入损耗小于6.1dB,输入输出驻波比均小于1.5∶1。

低功耗0.35μm CMOS 2.5Gb/s 16∶1复接器设计

采用0.35μm CM O S工艺设计了用于光纤传输系统的低功耗16∶1复接器,实现了将16路155.52M b/s数据复接成一路2.5G b/s的数据输出的功能。该复接器以混合结构形式实现:低速部分采用串行结构,高速部分采用树型结构。具体电路由锁存器、选择器及分频器组成,以CM O S逻辑和源极耦合逻辑(SCL)实现。用Sm art SP ICE软件进行仿真的结果显示:在3.3V供电时,整体电路的复接输出最高工作速度可达3.5G b/s,功耗小于300mW。

2.4GHz动态CMOS分频器的设计

对现阶段的主流高速CMOS分频器进行分析和比较,在此基础上设计一种采用TSPC(truesinglephaseclock)和E-TSPC(extendedTSPC)技术的前置双模分频器电路。该分频器大大提高了工作频率,采用0.6μmCMOS工艺参数进行仿真的结果表明,在5V电源电压下,最高频率达到3GHz,功耗仅为8mW。