铜-钼源漏电极对非晶氧化铟镓锌薄膜晶体管性能的改善

在铜(Cu)和非晶铟镓锌氧化物(a-IGZO)之间插入30 nm厚的钼(Mo)接触层,制备了具有Cu-Mo源漏电极的a-IGZO薄膜晶体管(TFT).Mo接触层不仅能够抑制Cu与a-IGZO有源层之间的扩散,而且提高了Cu电极与玻璃基底以及栅极绝缘层的结合强度.制备的Cu-Mo结构TFT与纯Cu结构TFT相比,具有较高的迁移率(～9.26 cm2·V-1·s-1)、更短的电流传输长度(～0.2μm)、更低的接触电阻(～1072Ω)和有效接触电阻率(～1×10-4Ω·cm2),能够满足TFT阵列高导互联的要求.

源漏电极的制备对氧化物薄膜晶体管性能的影响

本文采用钼-铝-钼(Mo/Al/Mo)叠层结构作为源漏电极,制备氧化铟锌(IZO)薄膜晶体管(TFT).研究了Mo/Al/Mo源漏电极中与IZO接触的Mo层溅射功率对TFT器件性能的影响.随着Mo层溅射功率的增加,器件开启电压(Von)负向移动,器件均匀性下降.通过X射线光电子能谱(XPS)深度剖析发现IZO/Mo界面有明显的扩散;当Mo层溅射功率减小时,扩散得到了抑制.制备的器件处于常关状态(开启电压为0.5 V,增强模式),不仅迁移率高(～13 cm2·V-1·s-1),而且器件半导体特性均匀.

poly—Si TFT 制作工艺探索

对ｐｏｌｙ—ＳｉＴＦＴ的制作工艺进行了研究。采用准分子激光晶化法制备了多晶硅薄膜，并以Ｍｏ、Ａｌ两种金属直接与有源层接触形成源漏电极，对这两种不同金属源漏电极ｐｏｌｙ—ＳｉＴＦＴ的性能进行了比较。研究了退火对其性能的影响，结果表明材料性能是符合要求的。

Trench VDMOS制造流程中多晶相关工艺问题研究

Trench VDMOS的制造流程中,要进行多晶的淀积、回蚀、清洗,其效果的好坏会直接影响到器件的电学参数,诸如Vth、Igss等。在淀积工艺中,要重点控制沉积速率、炉管清洁周期,防止产生沟槽内多晶膜层出现缝隙以及沟槽外多晶层出现凸起。在回蚀工序,要重点控制刻蚀反应物,防止造成多晶残留。清洗工序,通过选择不含水分的溶剂,避免大量水痕缺陷的产生。

CuI/Al双层电极的有机场效应晶体管

制备了CuI/Al为源极和漏电极的并五苯基场效应晶体管.相对于纯金属(Al,Au)电极的晶体管,所研制的晶体管的迁移率、阈值电压VT、开关电流比Ion/Ioff等参数都有明显改善.研究发现,在Al电极与并五苯半导体之间引入CuI作为空穴注入层,能够明显降低Al电极与并五苯之间的空穴注入势垒.紫外-可见光谱和X射线光电子能谱数据表明,这种空穴注入势垒的降低源自并五苯和Al向CuI的电子转移.