SiC中子探测器的高速前端读出电路设计

基于平面型SiC中子探测器应用要求,设计了一种5通道高速模拟前端读出电路,并对其性能进行仿真和测试。单个读出通道包括前置放大模块、极零相消电路、滤波整形模块和采样保持电路。针对滤波整形器对电路读出速度的影响,通过改变CR-(RC)n滤波成形器的阶数n与成形时间的大小,在满足电路其它设计指标的条件下,优化电路读出速度。电路采用180 nm CMOS工艺设计,整体版图的尺寸为1423μm×1013μm。仿真结果表明,单个通道的非线性度小于3%,最小输入等效噪声为66.1e-,单通道增益为16.7 mV/fC,成形时间为25 ns。读出芯片的整体功能满足平面型SiC中子探测器的应用要求。