具有降场电极U形漂移区SOI-LDMOS的耐压特性

提出了一种具有降场电极 U形漂移区 SOI- L DMOS,借助 2 D泊松方程对其场分布进行解析分析和数值分析 ,结果证明该结构在与 RESURF结构相同的耐压下 ,具有器件长度小 ,漂移区浓度高 ,导通电阻小的特点 .这表明降场电极是一种缓和漂移区掺杂浓度和耐压之间矛盾的有效方法 .该结构是一种器件耐压与导通电阻优化的新途径 .

LDMOSFET漂移区参数灵敏度分析

高低压兼容工艺对LDMOSFET漂移区的各参数设计提出了更高的要求。结合实际工艺,对LDMOSFET漂移区的长度、结深、浓度等进行了灵敏度分析,详细分析了各参数对击穿电压和导通电阻的影响。根据分析结果,提出了一种改进方案。模拟结果表明,此方案可以使器件击穿电压提高27%,导通电阻降低10%以上。

DRT MC SOI LIGBT器件漂移区新结构的可实现性

简介了减薄漂移区多沟道SOILIGBT结构雏形,根据先进VLSI工艺调研结果讨论了减薄漂移区新型微结构的可实现性,提出了可能实现的三种表面微结构及其工艺实现方法;指出了这种器件雏形结构存在的几个主要问题,有针对性地探讨了改进措施,并提出了面向智能PowerICs应用的同心圆环源漏互包SOILIGBT结构,及其迄待研究的主要问题与部分解决措施。

漂移区为线性掺杂的高压薄膜SOI器件的研制

给出了漂移区为线性掺杂的高压薄膜SOI器件的设计原理和方法 .在Si膜厚度为 0 15 μm、隐埋氧化层厚度为 2 μm的SOI硅片上进行了LDMOS晶体管的制作 .首次对薄膜SOI功率器件的击穿电压与线性掺杂漂移区的杂质浓度梯度的关系进行了实验研究 .通过对漂移区掺杂剂量的优化 ,所制成的漂移区长度为 5 0 μm的LDMOS晶体管呈现了高达 6 12V的击穿电压 .

改进击穿电压和导通电阻折中性能的线性变化掺杂漂移区RESURF LDMOS晶体管

本文提出了改进击穿电压和导通电阻折中性能的线性变化掺杂漂移区RESURFLDMOS晶体管新结构 .用二维器件软件MEDICI对具有线性变化掺杂漂移区的RESURFLDMOS晶体管的性能进行了数值分析并由实验对其结果进行了验证 .结果表明 :在相同的漂移区长度下 ,该新结构较之于优化的常规RESURFLDMOS晶体管 ,它的击穿电压可由 178V提高到 2 34V ,增加了 1 5倍 ,而比导通电阻却从 7 7mΩ·cm2 下降到 5mΩ·cm2 ,减小了 30 % ,显示了很好的击穿电压和导通电阻折中性能 .

阶梯掺杂薄漂移区RESURF LDMOS耐压模型

提出硅基阶梯掺杂薄漂移区RESURFLDMOS耐压解析模型.通过分区求解二维Poisson方程,获得阶梯掺杂薄漂移区的二维表面电场和击穿电压的解析表达式.借助此模型研究击穿电压与器件结构参数的关系,其解析与数值结果吻合较好.结果表明:在导通电阻相近情况下,阶梯掺杂漂移区LDMOS较均匀漂移区的击穿电压提高约20%,改善了击穿电压和导通电阻的折衷关系.

一种新型偏置栅MOS管漂移区表面电压和电场的分析模型

本文提出了偏置栅MOS管漂移区离子注入剂量对表面电压和PN结边界电场两者关系的一种新的分析模型 ,借助数学推导得到该模型的计算方程 ,通过仿真曲线图能清楚地看到它们之间的变化关系 。

漂移区减薄的多沟道薄膜SOILIGBT的研究(Ⅰ)——低压截止态泄漏电流的温度特性

提出了一种新结构薄膜 SOI L IGBT——漂移区减薄的多沟道薄膜 SOI LIGBT( DRT-MC TFSOI L IGB)。主要研究了其低压截止态泄漏电流在 4 2 3～ 573K范围的温度特性。指出 ,通过合理的设计可以使该种新器件具有很低的截止态高温泄漏电流 ,很高的截止态击穿电压 ,足够大的正向导通电流和足够低的正向导通压降。还指出 ,它不仅适用于高温低压应用 ,而且适用于高温高压应用。

变漂移区厚度SOI横向高压器件的优化设计

提出了一种耐压技术——横向变厚度VLT技术,以及基于此技术的一种高压器件结构——变厚度漂移区SOI横向高压器件,借助二维器件仿真器MEDICI,深入研究了该结构的耐压机理。结果表明,变厚度漂移区结构不但可以使横向击穿电压提高20%,纵向击穿电压提高10%,而且可以使漂移区掺杂浓度提高150%～200%,从而降低漂移区电阻,使器件优值提高40%以上。进一步研究表明,对于所研究的结构,采用一阶或二阶阶梯作为线性漂移区的近似,可以降低制造成本,并且不会导致器件性能的下降。

具有高斯型的倾斜表面漂移区的LDMOS的器件特性研究

本文提出一种具有高斯型的倾斜表面漂移区的LDMOS结构。P阱、沟道、源区、栅极等位于高斯中心的一侧,而漏端位于高斯中心的另一侧并靠近高斯中心,器件既具有倾斜表面漂移区的高耐压性,又具有VDMOS结构的高开态击穿特性和良好的安全工作区域。我们研究了高斯表面的弯曲程度对高斯型倾斜表面漂移区的影响。结果表明,P阱的长时间退火对具有高斯表面的漂移区的掺杂浓度分布有一定影响。具有高斯表面的倾斜漂移区的LDMOS结构在不同弯曲程度下器件耐压性和表面电场分布均匀性不同。高斯弯曲参数P在0.5左右时开态耐压性能最优,并且表面电场分布相对均匀;当弯曲参数P增大时,击穿特性基本饱和或略有下降。

薄型双漂移区高压器件新结构的耐压分析

提出与CMOS工艺兼容的薄型双漂移区(TD)高压器件新结构.通过表面注入掺杂浓度较高的N-薄层,形成不同电阻率的双漂移区结构,改变漂移区电流线分布,降低导通电阻;沟道区下方采用P离子注入埋层来减小沟道区等位线曲率,在表面引入新的电场峰,改善横向表面电场分布,提高器件击穿电压.结果表明:TD LDMOS较常规结构击穿电压提高16%,导通电阻下降31%.

双层场板长漂移区LDMOS热载流子退化研究

以中国科学院微电子研究所开发的双层场板长漂移区LDMOS为研究对象,通过长效(Long-term)可靠性实验展示了其特殊性退化过程,即I_(dss)快速下降—略微增长—再缓慢下降。通过TCAD仿真对双层场板长漂移区LDMOS的特殊退化现象进行仿真与分析,展示了器件内部物理量的变化。从理论上阐明了双层场板长漂移区LDMOS热载流子退化机理并对其特殊退化过程进行了解释说明。

双异质结双漂移区InP/InGaAsP/InP微波雪崩二极管的设想

本文提出了一种双异质结双漂移区InP/InGaAsP/InP微波雪崩二极管的设想,分析表明:该器件的电压调制度可达100%,对应的直流到射频的转换率为64%,同时给出了器件的小信号理论分析。

TF SOI NLIGBT漂移区表面堆积状态小注入间接寿命模型及模拟

为探讨表面复合对TF SOI nLIGBT开关特性的影响,在Si-SiO2界面态连续分布多项式插值近似的平带条件下TF SOI nLIGBT漂移区表面小注入间接复合寿命模型及模拟研究基础上,考虑表面堆积状态下能带向下弯曲对界面态分布的影响而建立了堆积状态下TF SOI nLIGBT漂移区表面小注入间接复合寿命模型,然后采用基于MATLAB平台的循环嵌套矩阵算法进行模拟。

具有漂移区场氧化层结构的射频LDMOS器件研究

介绍了一种改进型RF LDMOS器件。通过对传统RF LDMOS器件的工艺流程进行修改,并在漂移区上方引入场氧化层结构,改善了器件的准饱和现象。当工作在Vgs=5 V,Vds=10 V条件下时,与传统RF LDMOS器件相比,改进后RF LDMOS器件的跨导提高约81%,截止频率提高约89%,击穿电压提高约15%。

短漂移区静电感应晶体管的特性研究

为了满足静电感应晶体管(SIT)在中小功率高频领域的应用需求,基于SIT的工作原理以及中小功率高频应用对器件的性能要求,设计一款工作频率为600～800 MHz、通态电流I≈2 A、柵源击穿电压BVgso≈10 V、漏源击穿电压BVdso为100～120 V的常开型SIT。为了满足上述参数要求,设计了漂移区长度为4μm、有源区总厚度为10μm、单元周期为10μm的短漂移区SIT器件。通过数值模拟,研究了短漂移区SIT的电学特性,并与长漂移区SIT的电学特性做了比较和讨论。结果表明,短漂移区SIT具有通态电阻小、功耗小、线性度好、频率高的优点,在中小功率高频领域具有应用意义。

超结VDMOS漂移区的几种制作工艺

超结VDMOS与常规VDMOS的主要差异在于漂移区,超结VDMOS是在常规VDMOS的n型漂移区中插入了p型区。此p型区具有较大的深度与宽度比,利用一次注入与驱入工艺无法实现,所以这种超结结构的制造工艺难度比常规VDMOS大。介绍了目前实现超结结构的多次外延与注入法、多次高能离子注入法、深沟槽填p型外延法及深沟槽侧壁倾斜注入法四种主要工艺方法,重点探讨了每种方法的优缺点、制造工艺难度和适用性。对各种方法的产业化前景进行了分析,认为深沟槽填p型外延法是最适宜产业化的工艺技术。

N漂移区减薄的BPL SOI LDMOS器件的耐压特性

为了提高横向小尺寸薄埋氧层BPL SOI LDMOS器件的横向耐压,提出一种N漂移区减薄的BPL SOI LDMOS结构。该结构在BPL SOI LDMOS N漂移区的上表面引入一个沟槽。当器件正向截止时,与原结构相比,新结构具有更高的横向耐压值和漂移区最优掺杂浓度。采用2维数值仿真工具TCAD对该器件结构仿真测试,结果表明与原结构相比,该结构横向耐压得到显著提高。

单极型SiC功率器件的最优漂移区解析模型

基于目前碳化硅（SiC）外延掺杂浓度误差较大以及成本和缺陷密度对外延厚度敏感的情况,以比导通电阻为目标优化指标,建立了适用于单极型SiC功率器件的最优漂移区解析模型,得到了最优控制线,并采用Synopsys/Sentaurus软件进行了仿真验证。在此基础上进一步考虑了外延层厚度和掺杂浓度的影响,并针对常用电压等级的单极型SiC功率器件计算了典型误差值下的最优漂移区参数。计算结果表明,对于不同耐压等级,最优漂移区大致以电压等级每增加100 V厚度则增加1-1.2μm的速度变化。