带有肖特基漏极和场板结构的反向阻断垂直MOSFET研究

提出了一种采用肖特基漏极(SD)与场板相结合、实现硅基垂直MOSFET器件反向阻断应用的技术。基于该技术,采用二维仿真提出并研究了两种新型垂直MOSFET器件,即带有垂直场板(VFP)的SD-VFP-MOS器件和带有倾斜场板(SFP)的SD-SFP-MOS器件。相比采用肖特基漏极的MOSFET(SD-MOS)和采用超结和肖特基漏极的MOSFET(SD-SJ-MOS),所提出的SD-VFP-MOS,尤其是SD-SFP-MOS,反向击穿电压有显著提高,且几乎不影响导通特性。开展了器件的开态电流密度、关态电势分布、关态电流密度和电场分布分析,揭示了VFP和SFP提高器件反向阻断能力的内在机理。详细讨论了场板结构参数对器件反向击穿电压和场板效率的影响,研究结果对于SD-VFP-MOS和SD-SFP-MOS的设计具有重要意义。

一种DMOS漏极背面引出的BCD工艺

当前BCD工艺中所集成的功率器件的电极都是从芯片表面引出,这会增加芯片面积、引入更多寄生效应、增加高压互连的复杂度.为解决现有BCD工艺存在的缺陷,提出了一种集成有高压VDMOS器件,并将VDMOS的漏极从芯片背面引出的BCD工艺.仿真得到VDMOS的阈值电压为2.5V,击穿电压为161V;NPN管和PNP管的C-E耐压分别为47.32V、32.73V,β分别为39.68、9.8;NMOS管和PMOS管的阈值电压分别为0.65V、-1.16V,D-S耐压分别为17.37V、14.72V.

毫米波三端器件漏极混频器的研究

对 Ka频段三端器件漏极混频器电路进行了分析和优化设计 .由三端器件小信号 S参数和直流特性测试值拟合出该器件非线性等效电路模型和参数 ;采用谐波平衡和变换矩阵分析法推导出漏极混频器变频增益 ,由此优化设计混频器电路 .实验测试结果射频为 2 7.4GHz、本振为 33.4GHz/ 10 d Bm,获得变频增益为 4d

高P_r/低P_r栅FFET漏极电流与铁电材料特性的关系

分析了对铁电场效应晶体管漏极电流特性有影响的铁电材料参数,设计了具有单层和双层栅介质结构的铁电场效应晶体管,并进行了仿真研究。仿真结果表明：具有高Pr/低Pr栅介质结构的铁电场效应晶体管在饱和极化后,其极化前后输出漏极电流差最大,有利于存储信号的分辨,提高电路的效率。通过改变该结构中低Pr层的Pr,Ec等铁电材料参数,发现在3-4V间饱和极化,该结构的铁电场效应晶体管的漏极电流输出特性比较稳定,减小了对材料、工艺、Ps/Pr及Ec的依赖性和敏感性,具有易于制造和便于电路设计的优点。

CMOS IC漏极静态电流测试技术的现状与发展

全面介绍了CMOS集成电路漏极静态电流(IDDQ)测试技术的现状、应用及其发展趋势。与其它主要用于检测逻辑功能的测试技术不同,IDDQ主要用于检测电路的物理缺陷和工艺故障。作为逻辑功能测试的重要补充,IDDQ技术可提高集成电路的可测性和故障覆盖率,保证集成电路的可靠性。

三维功率MOSFET器件漏极持续电流分析方法

二维功率MOSFET器件的漏极持续电流是一个受限于封装形式和芯片设计的极限参数,传统分析方法是通过器件的最大耗散功率对其进行评估。基于三维集成技术的功率MOSFET器件,散热路径热阻难于精确确定,故提出一种针对三维集成功率MOSFET器件,以晶格自加热效应为基础的漏极持续电流分析方法,并以一颗开关工作状态下的100 V功率VDMOS器件为研究对象,在正向设计阶段分析了功率VDMOS器件漏极持续电流的导通偏置条件。最后通过流片结果验证了该方法的可行性。

漏极接触孔到栅间距对GGNMOS保护器件的影响

研究了不同漏极接触孔到栅间距对深亚微米单叉指栅接地N型金属氧化物半导体静电放电保护器件性能的影响,并分析了相关物理机制.基于中芯国际0.18μm互补金属氧化物半导体工艺进行流片,并进行传输线脉冲测试,得到了不同漏极接触孔到栅间距(DCGS)值的保护器件单位宽度失效电流水平的变化趋势.结合器件仿真,分析了保护器件的电、热分布情况.研究结果表明,DCGS值的增大,使电流密度峰值向远离沟道的方向移动,从而降低了尖端放电的风险.同时,当DCGS值增大到一定阈值时,由于漏区与衬底温度达到平衡,因此失效电流水平出现饱和趋势.

极化电压与铁电场效应晶体管漏极电流的稳定性关系

设计了具有金属/铁电体/半导体结构的铁电场效应晶体管(FFET),并对其特性进行了仿真.结果表明,当Vg=0时,Pr和Ps/Pr的值决定了漏极电流的大小.当Pr增加时,Id随之增大.当FFET饱和极化后,Ps/Pr值增加,Id增大.FFET可以在特定极化电压(Vp=1.5 V)极化后,实现漏极电流的稳定输出,减小了Ps/Pr变化对FFET器件性能的影响.该漏极电流稳定输出时的极化电压值受到矫顽场Ec的影响,且Vp随Ec的减小而降低.

考虑寄生参数的高压GaN功率放大器漏极调制电路分析

提出了一种适用于高压高功率GaN功率放大器的漏极调制电路。采用高压自举驱动电路并增加泄放开关管的方式以减小上升时间和下降时间。基于对寄生参数影响的分析及计算,提出了并联加电线的措施。此外,定量计算了提供脉冲大电流所需的储能电容容值。为了确保功率放大器的安全运行,提出了死区控制电路及时序控制电路。搭建了一台实验样机验证所提漏极调制电路设计的有效性,实验结果表明该样机的上升时间和下降时间均小于100 ns。

栅、漏极衰减对FET数目的影响

导出微波分布放大器中栅极传输线和漏极传输线的衰减与FET寄生参量的关系式 ,从讨论中可以看出 。

F类功率放大器漏极电压研究

F类功率放大器实现高效率的基本原理,是利用输出滤波器控制漏极输出的电压或电流波形。基于这一点,文中首先理论分析了在不同谐波比例下的漏极电压波形,然后利用电磁仿真软件进行验证。结果表明,仅有三次谐波和基波组合在一起时,当三次谐波和基波电压比K=0.111时,漏极电压波形最平坦;当K接近0.4时,漏极电压波形趋于方波。最后选择合适的谐波比例,设计了一款功率附加效率最大值达到88.074%的F类功率放大器。

漏极注入HPM对高电子迁移率晶体管的损伤机理

针对典型GaAs高电子迁移率晶体管(HEMT)低噪声放大器,利用半导体仿真软件Sentaurus-TCAD建立了HEMT低噪声放大器二维电热模型,考虑高电场下的载流子迁移率退化和载流子雪崩产生效应,分析了由漏极注入高功率微波(HPM)情况下器件内部的瞬态响应,通过分析器件内部电场强度、电流密度、温度分布随信号作用时间的变化,研究了其损伤效应与机理。研究结果表明,当漏极注入幅值17.5V、频率为14.9GHz的微波信号后,峰值温度随信号作用时间的变化呈现周期性"增加—减小—增加"的规律。在正半周期降温,在负半周期升温,总体呈上升趋势,正半周电场峰值主要出现在漏极,负半周电场峰值主要出现在栅极靠漏侧,端电流在第二周期之后出现明显的双峰现象。由于热积累效应,栅极下方靠漏侧是最先发生熔融烧毁的部位,严重影响了器件的可靠性,而漏极串联电阻可以有效提高器件抗微波损伤能力。最后,对微波信号损伤的HEMT进行表面形貌失效分析,表明仿真与试验结果基本相符。

基于传统的CMOS工艺延伸漏极NMOS功率管研究

延伸漏极N型MOS(EDNMOS)是基于传统低成本CMOS工艺设计制造,用N-well作为NMOS漏极漂移区,以提高其击穿电压。用二维器件模拟软件Medici[1]对该器件进行模拟分析,结果表明有效地提高了NMOS管击穿电压。实验结果表明采用这种结构能使低压CMOS工艺输出功率管耐压提高到电源电压的2.5倍,样管在5 V栅压下输出的电流可达到750 mA。作为开关管工作,对于1 000 pF容性负载,其工作电流在550 mA时,工作频率可达500 KHz。

毫米波频段下MOSFET漏极电流噪声的统一模型

纳米级金属氧化物半导体场效应晶体管(MOSFET)精确的高频噪声模型是毫米波集成电路低功耗设计的重要基础,而现有的高频漏极噪声模型不仅没有融合器件的衬底效应和栅电阻效应,也没有充分考虑器件的频率和偏置依赖性。针对上述问题,基于纳米MOSFET器件的物理特性,并结合漂移扩散方程和有效栅极过载,建立统一表征强反区到弱反区的频率和偏置依赖性的漏极噪声模型,使之便于移植到先进设计系统(ADS)仿真设计。通过所建模型的仿真结果与实验测试结果进行比较,验证所建模型的准确性。同时比较所建模型对130nm和40nm MOSFET两种不同工艺器件的实用性,验证其对表征40nm MOSFET的毫米波噪声特性的优越性。

具有垂直漏极场板的GaN HEMT器件结构设计

设计并研究了一种带有由表面漏极场板和垂直漏极场板组成的复合漏极场板的GaN HEMT器件结构。表面漏极场板能在栅漏之间引出新的表面电场峰值从而进一步提高表面电场的分布,而垂直漏极场板通过在体内引入漏极侧纵向电场峰值也能提高栅漏间的表面电场分布,如再结合表面漏极场板就能在二维方向上实现对器件漏电极区域附近电场的调制作用。采用仿真软件Sentaurus TCAD进行仿真和优化,结果表明:在器件栅漏间距为6μm的条件下,通过添加长度为0.5μm的栅极场板、0.2μm的表面漏极场板和1.8μm的垂直漏极场板以及长度为1.7μm、厚度为0.1μm、距离栅电极为0.1μm、掺杂浓度为5×1017 cm-3的P型GaN埋层,器件的击穿电压最大值能达到1 531 V。

共漏极双功率MOSFET封装研究

针对适用于锂电池保护电路特点要求的共漏极功率MOSFET的封装结构进行了研发和展望。从传统的TSSOP-8发展到替代改进型SOT-26,一直到芯片级尺寸的微型封装外形,其封装效率越来越高,接近100%。同时,在微互连和封装结构的改进方面,逐渐向短引线或焊球无引线、平坦式引脚、超薄型封装和漏极焊盘散热片暴露的方向发展,增强了封装的电性能和热性能。

固态功率放大器栅极与漏极双脉冲调制技术的设计与应用

主要设计应用了一款栅极调制与漏极调制相结合的固态功率放大器双脉冲调制电路。设计的双脉冲调制电路主要解决了固态功率放大器放大管在漏极上电过程中引起的芯片自激干扰问题。主要采用大电流NPN三极管BU407和高速大电流低内阻的P沟道MOS管IRF4905为固态功率放大器设计了漏极脉冲调制控制电路,采用高速功率MOSFET驱动器MC33152为固态功率放大器设计了栅极脉冲调制控制电路,双脉冲调制电路可直接控制固态功率放大器的工作状态,消除单一调制电路引起的自激等问题。

提升HV PMOS漏极击穿电压的工艺改进方法

文中讲述了一种通过改进高压PMOS源漏极轻掺杂扩散结构(LDD),来提升高压PMOS的漏极击穿电压的工艺改进方法,并且该工艺改进不影响其他器件性能。分析了工艺改进提升漏极击穿电压的机制。

沟道和漏极散射机制对短沟道应变硅二极管性能的影响

新材料应变硅已成为目前高性能小尺寸半导体器件的研究热点,研究应变硅器件散射机制有利于理解载流子输运特性的物理机制。因此沟道和漏极区域分别建立了应变模型和散射模型,采用数值模拟方法对比研究了短沟道应变硅二极管中电子的输运特性。模拟结果表明,对于漏极区域中的散射模型,非弹性散射均促使器件的性能增强,而弹性散射则导致器件性能衰弱,这是由于应变诱导的能级分裂束缚了光学声子散射;相对于沟道区域,漏极区域的应变模型和散射机制对于短沟道硅二极管性能的影响较大。因此,对于短沟道半导体器件,除了探讨沟道区域应变和散射机制之外还需要分析漏极区域应变和散射机制的影响。

K频段FET漏极混频器仿真设计与实现

研制一种用于卫星电视或动中通的K频段低噪声下变频器中的有源混频器,利用谐波平衡法对FET漏极的工作原理进行分析,根据电路需要对场效应管进行选型,并运用ADS软件对微带电路进行仿真和设计。实验测试结果表明,在射频频率为19.6GHz～21.2GHz时,变频增益值大于0.2dB,LO与RF之间的隔离度大于32dB。实验测试结果与仿真结果比较吻合。