渐变沟道全耗尽SOI MOSFET漏致势垒降低效应研究

目的 集SOI MOSFET(绝缘衬底上的硅金属氧化物半导体场效应晶体管)器件结构与渐变沟道的优点于一体,提出渐变沟道全耗尽SOI MOSFET器件结构,以提高MOSFET器件的微观物理性能。方法 分别列出沟道不同掺杂浓度的2个区域的泊松方程并求解,建立阈值电压模型。依据计算结果,详细分析沟道高掺杂区的掺杂浓度和掺杂长度、栅氧化层的介电常数、硅膜厚度等物理参数对漏致势垒降低(DIBL)效应的影响。结果 DIBL随沟道高掺杂区的掺杂浓度的增大而变小,随掺杂长度的减小而变小,随栅氧化层的介电常数的增大而变小,随硅层厚度减薄而变小。结论 渐变掺杂沟道结构能够有效抑制器件的DIBL。该研究结果不仅对器件的理论研究有一定的意义,而且对器件的设计提供了一定的参考价值。

极化电压与铁电场效应晶体管漏极电流的稳定性关系

设计了具有金属/铁电体/半导体结构的铁电场效应晶体管(FFET),并对其特性进行了仿真.结果表明,当Vg=0时,Pr和Ps/Pr的值决定了漏极电流的大小.当Pr增加时,Id随之增大.当FFET饱和极化后,Ps/Pr值增加,Id增大.FFET可以在特定极化电压(Vp=1.5 V)极化后,实现漏极电流的稳定输出,减小了Ps/Pr变化对FFET器件性能的影响.该漏极电流稳定输出时的极化电压值受到矫顽场Ec的影响,且Vp随Ec的减小而降低.

高P_r/低P_r栅FFET漏极电流与铁电材料特性的关系

分析了对铁电场效应晶体管漏极电流特性有影响的铁电材料参数,设计了具有单层和双层栅介质结构的铁电场效应晶体管,并进行了仿真研究。仿真结果表明：具有高Pr/低Pr栅介质结构的铁电场效应晶体管在饱和极化后,其极化前后输出漏极电流差最大,有利于存储信号的分辨,提高电路的效率。通过改变该结构中低Pr层的Pr,Ec等铁电材料参数,发现在3-4V间饱和极化,该结构的铁电场效应晶体管的漏极电流输出特性比较稳定,减小了对材料、工艺、Ps/Pr及Ec的依赖性和敏感性,具有易于制造和便于电路设计的优点。

UTBB SOI MOSFETs短沟道效应抑制技术

随着栅极长度、硅膜厚度以及埋氧层厚度的减小,MOS器件短沟道效应变得越来越严峻。本文首先给出了决定全耗尽绝缘体上硅短沟道效应的三种机制;然后从接地层、埋层工程、沟道工程、源漏工程、侧墙工程和栅工程等六种工程技术方面讨论了为抑制短沟道效应而引入的不同UTBB SOI MOSFETs结构,分析了这些结构能够有效抑制短沟道效应(如漏致势垒降低、亚阈值摆幅、关态泄露电流、开态电流等)的机理;而后基于这六种技术,对近年来在UTBB SOI MOSFETs短沟道效应抑制方面所做的工作进行了总结;最后对未来技术的发展进行了展望。

非对称HALO-LDD掺杂石墨烯纳米条带场效应管的电学特性研究(英文)

随着器件沟道尺寸的不断缩小,短沟道效应(SCE)和漏致势垒降低效应(DIBL)对常规类MOSFET结构的石墨烯纳米条带场效应管(GNRFET)影响变大,从而引起器件性能下降。文中提出了一种新型采用非对称HALO-LDD掺杂结构的GNRFET,其能够有效抑制器件中SCE和DIBL,改善器件性能。并采用一种量子力学模型研究GNRFET的电学特性,该模型基于二维NEGF(非平衡格林函数)方程和Poisson方程自洽全量子数值解。结合器件的工作原理,研究了GNRFET的电学特性和器件结构尺寸效应,通过与采用其他掺杂结构的GNRFET的电学特性对比分析,发现这种掺杂结构的石墨烯纳米条带场效应管具有更低的泄漏电流。

单壁碳纳米管作沟道的场效应晶体管输运特性理论研究

为研究以单壁碳纳米管(CNT)作沟道的场效应晶体管(FET)的输运特性,采用非平衡格林函数(NEGF)理论,构建了CNTFET的电子输运模型,该方法摒弃粗糙的连续体模型,可实现CNTFET输运性质与手性指数的直接对接。以(17,0)锯齿型管为例,数值计算了CNTFET输出特性、转移特性、跨导、亚阈值摆幅、开关态电流比等电学特性;在等效栅氧化层厚度相同的情况下,对比了采用不同栅介质材料时上述电学特性在数值上的差异,发现随栅介质介电常数的增加,漏感应势垒降低效应变得显著,这不但导致开态时从源注入到漏的电子浓度增加、电流增大,也导致关态电流增大,开关态的电流比减少。研究还发现在通常的栅源和漏源电压下,沟道中出现热电子。

环栅肖特基势垒金属氧化物半导体场效应管漏致势垒降低效应研究

结合环栅肖特基势垒金属氧化物半导体场效应管(MOSFET)结构,通过求解圆柱坐标系下的二维泊松方程得到了表面势分布,并据此建立了适用于低漏电压下的环栅肖特基势垒NMOSFET阈值电压模型.根据计算结果,分析了漏电压、沟道半径和沟道长度对阈值电压和漏致势垒降低的影响,对环栅肖特基势垒MOSFET器件以及电路设计具有一定的参考价值.

漏致势垒降低效应对短沟道应变硅金属氧化物半导体场效应管阈值电压的影响

结合应变硅金属氧化物半导体场效应管(MOSFET)结构,通过求解二维泊松方程,得到了应变Si沟道的电势分布,并据此建立了短沟道应变硅NMOSFET的阈值电压模型.依据计算结果,详细分析了弛豫Si1-βGeβ中锗组分β、沟道长度、漏电压、衬底掺杂浓度以及沟道掺杂浓度对阈值电压的影响,从而得到漏致势垒降低效应对小尺寸应变硅器件阈值电压的影响,对应变硅器件以及电路的设计具有重要的参考价值.

Halo注入角度对热载流子效应的影响及优化

通过模拟和实验研究了不同的halo注入角度的NMOSFET,研究发现halo的注入角度越大,热载流子效应的退化越严重。考虑到由于热载流子的注入造成栅氧化层损伤,使器件可靠性变差,halo注入时应该采用小的倾角注入。

新型静电场计

金箔验电器是研究静电的经典仪器,但它的应用有很大的局限性。主要是灵敏度低,不能直接判定场电荷的种类,不能定性和定量测定电场强度的大小。因此,研制灵敏度高的电场计十分重要。下面介绍的,是以场效应晶体管为核心的一种新型静电场计。

AlGaN/GaN双异质结F注入增强型高电子迁移率晶体管

理论模拟了不同GaN沟道厚度的双异质结(AlGaN/GaN/AlGaN/GaN)材料对高电子迁移率晶体管(HEMT)特性的影响,并模拟了不同F注入剂量下用该材料制作的增强型器件的特性差异.采用双异质结材料,结合F注入工艺成功地研制出了较高正向阈值电压的增强型HEMT器件.实验研究了三种GaN沟道厚度制作的增强型器件直流特性的差异,与模拟结果进行了对比验证.采用降低的F注入等离子体功率,减小了等离子体处理工艺对器件沟道迁移率的损伤,研制出的器件未经高温退火即实现了较高的跨导和饱和电流特性.对14 nm GaN沟道厚度的器件进行了阈值电压温度稳定性和栅泄漏电流的比较研究,并且分析了双异质结器件的漏致势垒降低效应.

深亚微米MOSFET阈值电压模型

文章在分析短沟道效应和漏致势垒降低(DIBL)效应的基础上,通过引入耦合两效应的 相关因子,建立了高k栅介质MOSFET阈值电压的器件物理模型。模拟分析了各种因素对阈值电 压漂移的影响,获得了最佳的k值范围。

表面Ge沟道pMOSFET阈值电压模型

基于MOS器件的短沟道效应和漏致势垒降低效应理论,通过求解泊松方程,建立了表面Ge沟道pMOSFET的阈值电压模型.基于该模型对表面Ge沟道MOSFET器件的沟道长度、栅氧化层厚度、衬底掺杂浓度、SiGe虚拟衬底中的Ge含量等结构参数以及漏源电压对阈值电压的影响进行了模型模拟分析.模拟结果表明,当沟道长度小于200nm时,短沟道效应和漏致势垒降低效应对阈值电压影响较大,而当沟道长度超过500nm时,短沟道效应和漏致势垒降低效应对阈值电压的影响可以忽略.模型计算结果与实验结果吻合较好.

基于电容模型的多层栅FFET研究

通过SILCAVO软件仿真了铁电场效应晶体管漏极电流L特性。在研究了单层栅极的结构铁电场效应管的Id与铁电参数（ε,Ec，Pr，Ps／Pr）的关系基础上，提出了一种新型结构一电容模型多层栅极结构的铁电场效应管研究，发现具有多层栅极结构的铁电场效应晶体管的工作电压较高，具有抗干扰的优点；在栅极电压介于3-4V之间容易饱和极化，器件输出特性稳定，对材料性能不敏感，易于制造和便于电路设计；其极化前后输出的漏极电流差较大，有利于信号的分辨，提高电路工作效率。仿真结果为人们研究高性能铁电场效应晶体管提出了一个新的思路。

Halo结构器件研究综述

随着集成电路产业的迅速发展,CMOS工艺已进入≥22nm特征尺寸的研究。讨论了Halo结构在当前工艺尺寸等比例缩小挑战背景下的应用情况。与传统长沟器件结构进行了比较,指出由于短沟效应(SCE)和漏致势垒降低(DIBL)效应需要专门工艺来克服,Halo注入通过在沟道两侧形成高掺杂浓度区,达到对SCE和DIBL进行有效抑制的目的,现已成为备受关注的结构。针对有关Halo的研究内容进行综述,并对其在CMOS工艺等比例缩小进程中所起的作用进行评述,对Halo的发展趋势进行了展望。

双栅MOSFET沟道侧壁绝缘柱(DP)表面势解析模型

采用抛物线近似方法求解二维泊松方程,建立了漏端沟道侧壁绝缘柱表面电势解析模型。在该解析模型下,求解了不同漏压下的表面势,并与Atlas仿真结果做对比。比较了在相同条件下,DPDG MOSFET与DG MOSFET的沟道侧壁电势与电场分布。在不同沟道长度下,分析了DPDG MOSFET器件的阈值电压(Vth),亚阈值斜率(SS)以及漏感应势垒降低效应(DIBL),并与DG MOSFET作对比。结果表明,添加绝缘柱DP后,不仅减小了源漏端电荷分享,而且增强了栅对电荷控制,从而改善了器件的DIBL效应,并有效提高了器件的可靠性。

22nm技术节点异质栅MOSFET的特性研究

研究了22 nm栅长的异质栅MOSFET的特性,利用工艺与器件仿真软件Silvaco,模拟了异质栅MOSFET的阈值电压、亚阈值特性、沟道表面电场及表面势等特性,并与传统的同质栅MOSFET进行比较。分析结果表明,由于异质栅MOSFET的栅极由两种不同功函数的材料组成,因而在两种材料界面附近的表面沟道中增加了一个电场峰值,相应地漏端电场比同质栅MOSFET有所降低,所以在提高沟道载流子输运效率的同时也降低了小尺寸器件的热载流子效应。此外,由于该器件靠近源极的区域对于漏压的变化具有屏蔽作用,从而有效抑制了小尺寸器件的沟道长度调制效应,但是由于其亚阈值特性与同质栅MOSFET相比较差,导致漏致势垒降低效应(DIBL)没有明显改善。

新型SOANN埋层SOI器件的自加热效应研究

本文提出了一个新型的SOI埋层结构SOANN(silicon on aluminum nitride with nothing),用AIN代替传统的SiO2材料,并在SOI埋氧化层中引入空洞散热通道.分析了新结构SOI器件的自加热效应.研究结果表明:用AIN做为SOI埋氧化层的材料,降低了晶格温度,有效抑制了自加热效应.埋氧化层中的空洞,可以进一步提供散热通道,使埋氧化层的介电常数下降,减小了电力线从漏端通过埋氧到源端的耦合,有效抑制了漏致势垒降低DIBL(drain Induced barrier lowering)效应.因此,本文提出的新型SOANN结构可以提高SOI器件的整体性能,具有优良的可靠性.

单Halo全耗尽应变Si绝缘硅金属氧化物半导体场效应管的阈值电压解析模型

为了改善金属氧化物半导体场效应管(MOSFET)的短沟道效应(SCE)、漏致势垒降低(DIBL)效应,提高电流的驱动能力,提出了单Halo全耗尽应变硅绝缘体(SOI)MOSFET结构,该结构结合了应变Si,峰值掺杂Halo结构,SOI三者的优点.通过求解二维泊松方程,建立了全耗尽器件表面势和阈值电压的解析模型.模型中分析了弛豫层中的Ge组分对表面势、表面场强和阈值电压的影响,不同漏电压对表面势的影响,Halo掺杂对阈值电压和DIBL的影响.结果表明,该新结构能够抑制SCE和DIBL效应,提高载流子的输运效率.

短沟道SiC MESFET亚阈值特性

基于器件物理分析的方法,结合沟道电势二维解析模型,分析比较了漏极引致势垒降低效应(DIBL effect)对6H-及4H-SiC MESFET沟道势垒,阈值电压,以及亚阈值电流的影响,并研究了其温度特性。研究表明DIBL效应的存在使SiC MESFET的沟道势垒最小值随栅长及温度发生变化,并带来阈值电压及亚阈值电流的变化。栅长越大,温度越高,亚阈值倾斜因子Ns越小,栅压对沟道电流的控制能力增强,最终造成亚阈值电流随栅压的变化越快。