高P_r/低P_r栅FFET漏极电流与铁电材料特性的关系

分析了对铁电场效应晶体管漏极电流特性有影响的铁电材料参数,设计了具有单层和双层栅介质结构的铁电场效应晶体管,并进行了仿真研究。仿真结果表明：具有高Pr/低Pr栅介质结构的铁电场效应晶体管在饱和极化后,其极化前后输出漏极电流差最大,有利于存储信号的分辨,提高电路的效率。通过改变该结构中低Pr层的Pr,Ec等铁电材料参数,发现在3-4V间饱和极化,该结构的铁电场效应晶体管的漏极电流输出特性比较稳定,减小了对材料、工艺、Ps/Pr及Ec的依赖性和敏感性,具有易于制造和便于电路设计的优点。

极化电压与铁电场效应晶体管漏极电流的稳定性关系

设计了具有金属/铁电体/半导体结构的铁电场效应晶体管(FFET),并对其特性进行了仿真.结果表明,当Vg=0时,Pr和Ps/Pr的值决定了漏极电流的大小.当Pr增加时,Id随之增大.当FFET饱和极化后,Ps/Pr值增加,Id增大.FFET可以在特定极化电压(Vp=1.5 V)极化后,实现漏极电流的稳定输出,减小了Ps/Pr变化对FFET器件性能的影响.该漏极电流稳定输出时的极化电压值受到矫顽场Ec的影响,且Vp随Ec的减小而降低.

毫米波频段下MOSFET漏极电流噪声的统一模型

纳米级金属氧化物半导体场效应晶体管(MOSFET)精确的高频噪声模型是毫米波集成电路低功耗设计的重要基础,而现有的高频漏极噪声模型不仅没有融合器件的衬底效应和栅电阻效应,也没有充分考虑器件的频率和偏置依赖性。针对上述问题,基于纳米MOSFET器件的物理特性,并结合漂移扩散方程和有效栅极过载,建立统一表征强反区到弱反区的频率和偏置依赖性的漏极噪声模型,使之便于移植到先进设计系统(ADS)仿真设计。通过所建模型的仿真结果与实验测试结果进行比较,验证所建模型的准确性。同时比较所建模型对130nm和40nm MOSFET两种不同工艺器件的实用性,验证其对表征40nm MOSFET的毫米波噪声特性的优越性。

脉冲漏极电流I_(DM)及短路保护

在以前的文章中讨论过，数据表中连接漏极电流是一个计算值，对于实际的选型没有参考价值；脉冲漏极电流在功率MOSFET的数据表中标示为IDM。

CMOS IC漏极静态电流测试技术的现状与发展

全面介绍了CMOS集成电路漏极静态电流(IDDQ)测试技术的现状、应用及其发展趋势。与其它主要用于检测逻辑功能的测试技术不同,IDDQ主要用于检测电路的物理缺陷和工艺故障。作为逻辑功能测试的重要补充,IDDQ技术可提高集成电路的可测性和故障覆盖率,保证集成电路的可靠性。

三维功率MOSFET器件漏极持续电流分析方法

二维功率MOSFET器件的漏极持续电流是一个受限于封装形式和芯片设计的极限参数,传统分析方法是通过器件的最大耗散功率对其进行评估。基于三维集成技术的功率MOSFET器件,散热路径热阻难于精确确定,故提出一种针对三维集成功率MOSFET器件,以晶格自加热效应为基础的漏极持续电流分析方法,并以一颗开关工作状态下的100 V功率VDMOS器件为研究对象,在正向设计阶段分析了功率VDMOS器件漏极持续电流的导通偏置条件。最后通过流片结果验证了该方法的可行性。

全场效应管全对称型漏极输出 甲类50W/甲乙类120W直流功放

该电路功放级的上下两只管子采用同一型号的场效应管。从上下两管的性能上看,容易做到完全一致,因此放大器的性能也有了明显改善。该电路采取了特殊的激励方式,排除了电源电压变化对重放音质的影响。该机电源电路非常简单,没有采取任何稳压措施。

温度对SiC MOSFET电流和电压变化率影响分析

由于SiC MOSFET的半导体物理和器件内部参数会随着温度的变化而发生变化,导致温度变化也会影响SiC MOSFET的动态特性。该文以其漏极电流变化率dID/dt、漏源极电压变化率dVDS/dt这2个动态性能参数为例,重点从实验的角度分析其随温度变化的规律。首先,搭建基于电感钳位双脉冲的SiC MOSFET动态特性测试电路,测试不同温度下漏极电流和漏源极电压,得到温度对其的影响规律;其次,基于器件物理方程建立SiC MOSFET漏极电流变化率dID/dt、漏源极电压变化率dVDS/dt的温度特性解析模型,且通过实验测试得到SiC MOSFET的阈值电压VTH、跨导gm的温度特性;最后,根据所建立的SiC MOSFET dID/dt、dVDS/dt温度特性解析模型及其VTH、gm的温度特性从理论上对实验所得结果进行定性解释。所得结果对SiC MOSFET器件选型、建立准确的器件模型及实际系统的设计具有指导意义。

纳米级MOSFET亚阈值区电流特性模型

基于纳米级金属氧化物半导体场效应晶体管(MOSFET)器件结构,从基本的漂移扩散方程出发,分别建立了亚阈值区漏极电流模型和栅极电流模型。其中将频率与偏置依赖性的影响显式地体现在模型中。通过对比分析发现亚阈值区漏极电流模型具有等比例缩小的可行性,栅极电流具有跟随性和频率依赖性。同时将所建模型的仿真结果与实验结果进行了比较,验证了模型准确性。

基于0.15μm SOI工艺的耐高温短沟器件设计与实现

绝缘体上硅(Silicon on insulator,SOI)技术在200~400℃高温器件和集成电路方面有着广泛的应用前景,但对于沟道长度≤0.18μm的短沟道器件在200℃以上的高温下阈值电压漂移量达40%以上,漏电流达μA级,无法满足电路设计要求。本文研究了基于0.15μm SOI工艺的1.5 V MOS器件电特性在高温下的退化机理和抑制方法,通过增加栅氧厚度、降低阱浓度、调整轻掺杂漏离子注入工艺等优化方法,实现了一种性能良好的短沟道高温SOI CMOS器件,在25~250℃温度范围内,该器件阈值电压漂移量<30%,饱和电流漂移量<15%,漏电流<1 nA/μm。此外采用仿真的方法分析了器件在高温下的漏区电势和电场的变化规律,将栅诱导漏极泄漏电流效应与器件高温漏电流关联起来,从而定性地解释了SOI短沟道器件高温漏电流退化的机理。

东芝开始量产第三代1700V SiC MOSFET模块

3月6日,东芝电子元件及存储装置株式会社(下文简称“东芝”)宣布,公司已开始批量生产用于工业设备的第三代碳化硅(SiC)1700V、漏极电流(DC)额定值为250A的SiCMOSFET模块“MG250V2YMS3”,并扩大了产品阵容。

理解功率MOSFET的电流

通常,在功率MOSFET的数据表中的第一页,列出了连续漏极电流ID,脉冲漏极电流IDM,雪崩电流IAV的额定值,然后对于许多电子工程师来说,他们对于这些电流值的定义以及在实际的设计过程中,它们如何影响系统以及如何选取这些电流值,常常感到困惑不解,本文将系统的阐述这些问题，并说明了在实际的应用过程中如何考虑这些因素，最后给出了选取它们的原则。

碳纳米管场效应晶体管紧凑模型研究进展

随着摩尔定律逼近极限,碳纳米管场效应晶体管(CNTFET)被认为是5 nm以下CMOS晶体管的有力替代者。CNTFET具有准一维结构,栅极可有效控制导电沟道的导通/关断;同时,载流子在沟道内可实现近弹道输运,具有极高的迁移率。因此,CNTFET在低电压环境下,可提供较大的电流传输能力,为实现纳米级超大规模模拟/逻辑电路提供了解决方案。文章综述了CNTFET紧凑模型的发展现状,分析了现阶段面临的漏极电流精确模型、隧穿效应、寄生效应、多纳米管模型等存在的问题,重点探讨了针对这些问题的解决方案。最后对该紧凑模型未来的应用前景进行了讨论。

一种高精度曲率补偿带隙基准电压源设计

根据带隙基准电压源的原理，基于CSMC0．5μm工艺设计了一种高精度二阶曲率补偿带隙基准电压源。利用MOS管工作在亚闽值区时漏电流和栅极电压的指数关系，在高温段对温度特性曲线进行补偿。通过Spectre仿真，得到输出基准电压为2．5V的电压基准源。工作电压范围为3.35～7．94V，1kHz时电源抑制比为-71．73dB，温度从-25～125℃之间变化时温度系数为7．003×10^-6℃^-1。

施主型界面态引起深亚微米槽栅PMOS特性的退化

基于流体动力学能量输运模型 ,对沟道杂质浓度不同的槽栅和平面 PMOSFET中施主型界面态引起的器件特性的退化进行了研究 ,并与受主型界面态的影响进行了对比 .研究结果表明同样浓度的界面态在槽栅器件中引起的器件特性的漂移远大于平面器件 ,且 N型施主界面态密度对器件特性的影响远大于 P型界面态 ,N型施主界面态引起器件特性的退化趋势与 P型受主界面态相似 ,而 P型施主界面态则与 N型受主界面态相似 .沟道杂质浓度不同 。

超宽禁带半导体Ga_2O_3微电子学研究进展(续)

4β-Ga2O3场效应晶体管β-Ga2O3具有有意掺杂的浅能级施主(Si,Ge和Sn)和深能级补偿受主掺杂(Mg和Fe),其n型掺杂可控制材料导电率变化范围达15个数量级以上,即从高导电性(电阻率约为10-3Ω·cm)到半绝缘性(电阻率约为1012Ω·cm)。然而,正如其他氧化物半导体一样,不太可能实现p型掺杂,由于目前尚未找到浅受主掺杂杂质,其空穴的输运受其价带结构的限制而导致空穴的有效质量非常大。

AlGaN/GaN HEMT低温直流特性研究

研究了20℃￣-70℃栅宽为100μm、栅长为1μm的AlGaN/GaNHEMT的直流特性。随温度降低,电子迁移率增大,而二维电子气密度基本不变,HEMT饱和漏电流IDsat增大;阈值电压低温时有所下降,在一定温度范围内变化不明显,其原因除栅肖特基势垒高度、AlGaN/GaN导带差发生变化外,还可能与器件制备工艺和源极串联电阻有关。

MOSFET的1/f~α噪声与低噪声电子设计

MOSFET的1/f~α噪声与器件的尺寸、偏置电压、工作环境温度、电应力老化、辐射影响等有关。本文分析了MOSFE的1/f^(?)噪声随上述因素变化的规律特点,根据这些变化特点,文中给出了MOS电路低噪声设计和应用的一些基本原则,同时讨论了单只MOS器件的噪声测量方法,供实际工作者选用器件及设计工作条件时参考利用。

基于电容模型的多层栅FFET研究

通过SILCAVO软件仿真了铁电场效应晶体管漏极电流L特性。在研究了单层栅极的结构铁电场效应管的Id与铁电参数（ε,Ec，Pr，Ps／Pr）的关系基础上，提出了一种新型结构一电容模型多层栅极结构的铁电场效应管研究，发现具有多层栅极结构的铁电场效应晶体管的工作电压较高，具有抗干扰的优点；在栅极电压介于3-4V之间容易饱和极化，器件输出特性稳定，对材料性能不敏感，易于制造和便于电路设计；其极化前后输出的漏极电流差较大，有利于信号的分辨，提高电路工作效率。仿真结果为人们研究高性能铁电场效应晶体管提出了一个新的思路。