一种DMOS漏极背面引出的BCD工艺

当前BCD工艺中所集成的功率器件的电极都是从芯片表面引出,这会增加芯片面积、引入更多寄生效应、增加高压互连的复杂度.为解决现有BCD工艺存在的缺陷,提出了一种集成有高压VDMOS器件,并将VDMOS的漏极从芯片背面引出的BCD工艺.仿真得到VDMOS的阈值电压为2.5V,击穿电压为161V;NPN管和PNP管的C-E耐压分别为47.32V、32.73V,β分别为39.68、9.8;NMOS管和PMOS管的阈值电压分别为0.65V、-1.16V,D-S耐压分别为17.37V、14.72V.