浮点加法运算器前导1预判电路的实现

提出了一种应用于浮点加法器设计中前导1预判电路(LOP)的实现方案。此方案的提出是针对进行浮点加减运算时,尾数相减的结果可能会产生若干个头零,对于前导1的判断将直接影响规格化左移的位数而提出的。前导1的预判与尾数的减法运算并行执行,而不是对减法结果的判断,同时,并行检测预判中可能产生的1位误差,有效缩短了整个加法器的延时。LOP电路设计采用VHDL语言门级描述,已通过逻辑仿真验证,并在浮点加法器的设计中得到应用。

基于椭圆曲线的因子分解算法

阐述了代数几何中关于椭圆曲线的定义及相应的运算法则,依据p-1算法给出了基于椭圆曲线的因子分解算法的原理与实现方式,同时对此算法程序在运行过程中所涉及的若干子程序(算法)作了全面的分析.