Cu掺杂CaCu_3Ti_4O_(12)陶瓷的介电性能和晶界特征

采用传统的固相反应工艺制备了Cu掺杂的CaCu3Ti4O12(Cu-CCTO)陶瓷。采用Schottky热电子发射模型研究了其晶界特征。研究了保温时间对Cu-CCTO陶瓷的介电性能和晶界特征的影响。结果表明:保温时间从1 h延长到30 h,Cu-CCTO陶瓷在100 kHz下的介电损耗保持在0.135,相对介电常数由3 600增至20 000以上。随着保温时间的延长,Cu-CCTO陶瓷的I-V非线性系数由1.8增至3.37,但击穿电场强度却由1 500 V/cm降至约700 V/cm。随着保温时间的延长,Cu-CCTO陶瓷的势垒高度和耗尽层宽度均增加。

基于电容结构的α-SiGe∶H膜电学退化特性

针对航天一次可编程(OTP)存储器高可靠应用需求,基于电容结构和肖特基接触模型,分析得出α-SiGe∶H膜退化前电流传输机制较好地符合热电子发射-扩散模型,并计算得到零偏α-SiGe∶H/TiW界面肖特基势垒高度为0.41 eV。通过实验发现,在电压应力作用下,α-SiGe∶H膜漏电随时间增大并逐渐饱和,且不同应力电压下对应饱和漏电大小及饱和点时间不同。分析应力下漏电增大与非晶网络弱键断裂造成的缺陷相关,漏电机制由初始的扩展态主导转变为由缺陷密度决定的局域态主导,漏电饱和归因于α-SiGe∶H膜中缺陷密度的饱和,采用近邻跳跃电导模型可以很好地拟合实测J-V曲线,并计算得到饱和缺陷密度为5×10^19 eV^-1·cm^-3。

纳米硅/单晶硅异质结二极管的I-V特性

用纳米硅 (nc_Si∶H)薄膜制成了纳米硅 单晶硅 (nc_Si∶H c_Si)异质结二极管 ,对nc_Si∶H c_Si异质结的特性进行了研究 ,它具有很好的温度稳定性 .温度从 2 0℃上升到 2 0 0℃ ,I_V曲线只有很小的漂移 .对nc_Si∶H c_Si异质结二极管的输运机理进行了讨论 .