一种旁路机制下的低功耗片上网络功率门控设计

随着技术尺寸的缩小,静态功耗在片上网络(NoC)的功耗开销中占据主导地位。功率门控作为一种通用的功耗节约技术,将NoC中空闲模块关闭以降低静态功耗。然而,传统的功率门控技术带来了诸如数据包唤醒延迟,盈亏平衡时间等问题。为了解决上述问题,该文提出代替功率门控路由器进行数据包传输的分区旁路传输机制(PBTI),并基于该旁路机制设计了低延迟低功耗的功率门控方案。PBTI使用相互独立的旁路分别处理东西方向传输的数据包,并在旁路内部使用公共的缓冲区以提高缓冲区利用率。PBTI可以在路由器断电时实现数据包的注入、传输和弹出。即使网络中所有的路由器均处于功率门控状态,数据包也可以从源节点传输到目的节点。当流量增大超过PBTI的传输能力时,路由器以列为单位进行统一的唤醒。实验结果表明,与不使用功率门控的NoC相比,所提方案降低了83.4%的静态功耗和17.2%的数据包延迟,同时只额外增加了6.2%的面积开销。相较于常规的功率门控方案该文功率门控设计实现了更低的功耗和延迟,具有显著的优势。

MRNDA:一种基于资源受限片上网络的深度神经网络加速器组播机制研究

片上网络(Network-on-Chip,NoC)在多处理器系统中得到了广泛的应用.近年来,有研究提出了基于NoC的深度神经网络(Deep Neural Network,DNN)加速器.基于NoC的DNN加速器设计利用NoC连接神经元计算设备,能够极大地减少加速器对片外存储的访问从而减少加速器的分类延迟和功耗.但是,若采用传统的单播NoC,大量的一对多数据包会极大的提高加速器的通信延迟.并且,目前的深度神经网络规模往往非常庞大,而NoC的核心数量是有限的.因此,文中提出了一种针对资源受限的NoC的组播方案.该方案利用有限数量的处理单元(Processor Element,PE)来计算大型的DNN,并且利用特殊的树形组播加速网络来减少加速器的通信延迟.仿真结果表明,和基准情况相比,本文提出的组播机制使加速器的分类延迟最高降低了86.7%,通信延迟最高降低了88.8%,而它的路由器面积和功耗仅占基准路由器的9.5%和10.3%.

处理器片上渗透缓存蕴含的时间与空间及时局部性

处理器片上寄存器的分布形态与数量规模对处理器的整体计算性能有直接影响,这种影响表面上看是波及处理器片上缓存结构的改进和优化,本质上是时间要素与空间要素交织在一起的综合反映.因此,从时间和空间上确保处理器内核对片上缓存的局部化访问必将进一步提高处理器的整体计算性能.为了认识处理器片上缓存中存在的时间与空间及时局部性,以由传统缓存耦合而成的渗透缓存为工具来分析处理器内核访问片上缓存的时间与空间局部性,仿真实验表明渗透缓存因具备容纳时间与空间局部性的结构提高了处理器访问片上缓存的命中率,客观上缩短访存延迟,从而为提高处理器性能创造了有利条件.

一种面向异构片上系统的调试器框架

异构片上系统具有定制化满足应用的特异性需求特点,成为多个领域内的主流解决方案.但用户在异构片上系统上进行开发需要面对多种计算资源带来的程序错误,而不同异构片上系统构建统一的调试器框架也面临巨大的挑战.针对上述问题,本文提出了一种面向异构片上系统的调试器框架,该调试器框架设计了异构处理器调试器框架通用接口,开发者可以通过框架功能接口快速构建异构调试器.该框架功能丰富,通过线程切换实现了对异构多核程序的调试,也实现了异构程序性能分析等功能.该框架生成的调试器与传统硬件调试器相比,加载异构程序速度快,是读内存速率的5.5倍,是写内存速率的16.5倍,调试速度大大提高.

存储体编译和布局协同的片上缓存设计方法

为了提高片上缓存的速度、降低面积和功耗,提出了一种存储体编译和布局协同的片上缓存设计方法。该方法基于存储体在芯片上的不同空间位置预估该存储体的时序余量,分别采用拆分/合并、尺寸调整、阈值替换和长宽比变形等多种配置参数穷举组合进行存储体编译,根据时序余量选择最优的静态随机存取存储器存储体编译配置。将该方法与现有的物理设计步骤集成为一个完整的设计流程。实验结果表明,该方法能够降低约9.9%的功耗,同时缩短7.5%的关键路径延时。

基于UVM的片上网络路由器验证平台

路由器是片上网络的关键组件,其性能对于整个网络的性能具有重要影响;针对片上网络路由器进行功能验证,采用SystemVerilog和自动化脚本搭建了基于通用验证方法学(UVM)的验证平台,简化了验证流程;在验证平台中,通过划分多个agent向路由器的每个端口发送受约束的随机激励和定向测试序列,并创建了多个独立的测试用例,对路由器的功能进行充分的验证;通过运用覆盖率驱动策略,对验证进程进行了量化;根据路由器的设计要求,编写了覆盖组和交叉覆盖组以收集覆盖率数据;此验证平台已应用于人工智能芯片的验证工作,平台中的组件和测试用例均可实现更高层次的复用;此外,通过VCS和Verdi的联合仿真,实现了100%的功能覆盖率和95.6%的代码覆盖率的目标。

具有片上电感的改进型梯形声表面波滤波器

针对小体积声表面波(SAW)滤波器性能受封装影响较大的问题,提出了一种新型SAW梯形滤波器电路拓扑结构。通过分析滤波器高频受封装影响造成的远端抑制上翘的现象,从电路结构出发,改变版图设计,实现了片上电感。采用传统梯形滤波器结构和利用纵向耦合双模谐振器型滤波器(DMS)特殊接地结构相结合的电路拓扑结构,有助于提高带外抑制和设计灵活性。在标准的42°Y-X钽酸锂(LiTaO_(3))基板上制作滤波器,通过仿真分析得到中心频率2580 MHz、带宽50 MHz、插入损耗小于2.5 dB的高阶梯形射频SAW滤波器的最优拓扑结构。测试结果表明,通过改变电路拓扑结构关键参数和引入新的传输零点,可改善在高频段内的带外抑制特性。

基于QPSO的震动传感器片上相位补偿器设计方法

震动传感器的系统相位非一致性会对地震波到时时差提取产生很大的误差,严重影响震源定位精度;针对这一问题,提出了一种基于量子粒子群优化算法(QPSO)的震动传感器片上相位补偿器设计方法;首先对震动传感器进行相位标定,获得传感器与参考传感器的相位差;其次设计基于QPSO算法的相位补偿滤波器对相位差进行修正,使其无限趋近于0;最后,将相位补偿滤波器封装成FPGA软核部署于FPGA上,完成对震动传感器的相位片上实时补偿;为了验证该方法的性能,将相位补偿滤波器部署于自研的多通道震动信号采集系统上,对8个相同型号震动传感器进行相位一致性校准;试验结果表明,在震动传感器频响范围内,该方法可以将2.5°内的传感器相位差实时修正至0.004 4°以下,实现了震动传感器阵列的相位一致性实时校准;该成果在地下浅层震源定位领域具有较强的应用价值。

无脉冲微流控片上蠕动微泵研制及其性能研究

为解决微流体连续输送过程中存在的流动脉冲、精度低等问题,研制一种基于微流控技术的片上蠕动微泵。该微泵由微流控芯片和电机驱动系统组成,利用驱动系统中的滚子轴承连续挤压微流控芯片中的微流道,以实现微流体的精确泵送。为研究微泵的流量特性,设计具有气腔稳流功能的微流道,采用光固化3D打印技术与模塑法制作微流控芯片样件;开发电机驱动系统,测试微泵在不同电机转速下的平均流量、总流量和瞬时流量,并将其流量特性与商业蠕动泵的流量特性进行对比。研究结果表明:随着电机转速增加,微泵的平均流量逐渐增大,瞬时流量误差逐渐减小;当电机转速大于60 r/min时,瞬时流量误差可控制在5%以内,其流量精度显著高于商业蠕动泵的流量精度;片上蠕动微泵可有效抑制微流体脉冲,提升微流体控制精度,在精密微流体输送中具有广阔的工程应用前景。

基于复合左右手理论的双模态低损耗宽带毫米波片上传输线

本文提出了一种基于复合左右手(Composite Right-/Left-Handed,CRLH)理论的双模态毫米波片上传输线(Transmission Line,TL),有效兼顾了宽频段和低损耗特性,并且同时包含支持前向波的右手频段和支持后向波的左手频段.为解决毫米波半导体衬底高损耗、高寄生干扰的问题,本文首先提出T型片上CRLH单元,通过研究CRLH传输线的电路拓扑与结构实现,减小了传输损耗并展宽带宽.此外,文章通过研究色散特性实现左手和右手通带两种模态.基于砷化镓(GaAs)基集成无源器件(Integrated Passive Device,IPD)工艺,加工并实测了一款工作频段覆盖18~44.5 GHz的3阶周期CRLH TL.本文提出的传输线尺寸紧凑,为1.3 mm×0.55 mm,带有GSG(Ground Signal Ground)焊盘,最小插入损耗为1.18 dB,3 dB相对带宽超过90%.该测试结果表明所提出的片上传输线可广泛应用于实现独特电磁相位特性的片上功能电路和系统.

八边形片上螺旋电感等效电路模型研究

片上螺旋电感的电感值、品质因数等参数对高速无源延迟电路的性能影响较大,需要进行精确的建模和分析。本文提出了一种八边形片上螺旋电感的双π等效电路模型。该八边形片上螺旋电感双等效电路模型可以有效反映螺旋电感中的趋肤效应、邻近效应、衬底涡流效应、衬底耦合、馈通电容、导体间电容等分布电容的影响。推导了该模型中组件的估算公式,由估算公式得出的组件参数,可作为实际数据拟合的参考值。经过拟合后的等效电路模型参数,在0.1~10GHz频率范围内,与电磁场仿真软件ADS所得的仿真结果误差不超过5%,有很好的一致性。

片上集成FMCW激光雷达研究进展(封面文章·特邀)

随着硅基光电子集成技术快速发展,具有测距测速一体、探测精度高、抗干扰能力强的片上集成调频连续波(Frequency Modulated Continuous Wave,FMCW)激光雷达已成为研究热点,并在智能驾驶、航空航天、目标监测和公共安全等领域释放出越来越大的应用潜力。文中聚焦基于光学相控阵(Optical Phased Array,OPA)的片上集成FMCW激光雷达,介绍了系统工作原理及典型组成,针对国内外研究进展,概述分析了片上集成FMCW激光雷达的发展现状,同时从调频、发射、扫描、探测和处理等角度凝练了主要关键技术,并梳理了片上集成FMCW激光雷达在相关领域的应用前景和典型系统示例。最后,分析并展望了片上集成FMCW激光雷达面临的潜在挑战及发展趋势。

中红外片上非线性激光器研究进展(特邀)

中红外(Mid Infrared,MIR)波段在生物医学、环境监测以及强场物理等众多领域具有非常重要的应用。小型化高效率MIR激光器是近些年中红外领域的研究重点,其在MIR光谱探测和环境实时监测等应用领域具有重大的研究意义。尽管量子级联激光器(Quantum Cascade Laser,QCL)可直接产生MIR输出,但受限于辐射带宽和锁模机制。因此,非线性频率下转换技术仍然是片上宽带超快MIR脉冲生成的首选方案。基于非线性频率变换的片上MIR激光器具有结构紧凑、调谐光谱范围宽、稳定性高等优势,近年来得到了快速发展和广泛应用。首先介绍了基于二阶非线性频率变换的片上MIR激光器的研究现状,然后对四种主要的片上三阶非线性MIR激光器的研究进展进行了综述总结,包括受激拉曼-斯托克斯散射(StimulatedRamanStokesScattering,SRSS)、四波混频(FourWave Mixing,FWM)、频率梳(Frequency Comb,FC)和超连续谱产生(Supercontinuum Spectrum Generation,SCG)。

基于合并时钟域的片上时钟描述优化方法

多时钟域的可测试性设计有两种描述片上时钟(On Chip Clock,OCC)行为的方法:时钟控制定义(Clock Control Definition,CCD)和命名捕获过程(Named Capture Procedure,NCP)。但这两种方法都存在不足:CCD无法定义复杂的时钟方案和捕获方案;NCP所需的测试向量数目多,运行时间久。有鉴于此,提出了一种合并时钟域NCP方法。合并时钟域NCP提高了对时钟、捕获方案、流程的可控性,弥补了CCD不可控的不足。实验数据表明,合并时钟域NCP在不影响覆盖率的情况下,为固定型故障(Stuck At Fault,SAF)节省约28%的测试向量数量和22%的运行时间,为跳变延迟型故障(Transition Delay Fault,TDF)节省约18%的测试向量数量和13%的运行时间,提升了测试向量的效率,弥补了NCP的不足。

联邦学习任务在片上网络系统中基于DVFS的可靠映射机制分析

阐述在片上网络平台上联邦学习任务的分配与调度机制。通过将联邦学习建模为任务DAG图,并综合考虑平台计算资源、通信能力,实现在实时性、相关性、执行可靠性约束下的任务优化映射。

电磁脉冲攻击下片上配电网络IR Drop分析方法

电磁脉冲攻击对集成电路的安全具有很强的威胁性.为了有效地抵御电磁脉冲攻击,针对片上配电网络易受电磁脉冲影响的问题,提出了一种电磁脉冲攻击下片上配电网络IRdrop分布的分析方法.首先,在集成电路布局规划阶段,基于有限元仿真构建片上配电网络模型和电磁脉冲攻击模型,仿真获得电磁脉冲下配电网络上感应电流密度的分布并计算感应电流,然后将感应电流加载到配电网络模型上,使用IR分析工具分析IRdrop分布.基于TSMC180 nm工艺版图的IR drop分析结果显示,电磁脉冲攻击能够在电源和地网络中引入2.3 V以上的IR drop.与现有基于电流分布理论值的分析方法相比,该分析方法能够更准确地获取电磁脉冲下配电网络中的IR drop分布.该分析方法可用于指导改进配电网络的设计,提升抗电磁脉冲攻击能力.实验结果显示,增加一组供电端口后,电源和地网络中的最大IR drop分别降低了28%和24%.

大气红外波段的片上集成式偏振光谱成像器件

红外探测与遥感是气象观测的核心技术,红外辐射探测仪作为气象卫星的重要载荷,主要用于大气温度、湿度的定量化探测,其探测精度取决于光谱和偏振测量的通道数。常见的技术方案是通过组合滤光片与偏振片转轮实现光谱和偏振的探测,这造成了系统体积大、功耗高、通道数少的问题。发展片上集成式偏振光谱成像器件是解决上述问题的有效方法,已有研究主要采用薄膜谐振腔或共振微结构的阵列化方案,但二者都无法兼顾光谱和偏振选择的要求。有鉴于此,提出了一种基于薄膜微结构耦合调控的设计新思路,以13μm附近的大气红外波段为例,实现了片上集成式的偏振光谱成像,6个通道的平均透过率和消光比分别达到了94%和30。该器件有望在将来被广泛应用于偏振光谱成像领域中,同时,由于该器件对基底折射率并不敏感,基底的选择也会更加自由。

面向RapidIO控制器与片上网络的转换接口设计

随着嵌入式处理器性能的不断提升,传统的并行总线互联方案已不能满足日益增长的带宽需求。RapidIO技术缓解了传统互联总线性能缓慢增长和处理器性能高速发展之间的矛盾,同时,片上网络也已成为多核体系结构中最常用的互联结构。为了实现两者之间的数据交互,设计了一种面向RapidIO控制器与片上网络的转换接口,可实现RapidIO控制器的AXI协议到片上网络内部包传输的转换,满足RapidIO设备读/写操作的需求。仿真结果表明,转换接口功能正确、完整,符合设计要求。

基于片上时钟控制器的电路全速测试设计与实现

阐述芯片在55nm CMOS工艺下,基于片上时钟控制器,对电路的数字逻辑部分、嵌入式存储器部分分别进行全速测试的可测性设计。通过对芯片全速测试的可测性设计和验证,测试时间得到缩短。

一种基于片上功率合成的多馈双频贴片天线

本文提出了一种基于多馈源片上功率合成的双频贴片天线,天线由双频贴片天线、寄生贴片、和馈电探针组成,除了能像传统的天线一样辐射电磁能量外,该设计还能实现天线上的功率合成,并且不需要使用功率合成器,可以避免功率合成器造成的额外损耗以及过大的天线尺寸。该设计根据天线不同谐振的场分布设计端口位置,实现和单馈源天线相同的谐振频率和方向图。仿真结果表示,该设计可以实现在4.1 GHz和4.68 GHz频段内的功率合成。