晶圆上测试射频系统级芯片的挑战(英文)

随着无线通讯产业推动芯片集成度的不断提高,系统级封装(SIP)和多芯片组件(MCM)被更多采用,射频系统级芯片(RF-SOC)器件的良品测试已成为一大挑战。这些器件与传统的单晶片集成电路相比,具有更高的封装成本,并且由于采用多个晶片,成品率较低。其结果是进行晶圆上综合测试的成本远超过最终封装后测试器件的成本。此外,一些IC制造商销售裸晶片以用于另一些制造商的SIP和MCM中,这就要求发货的产品必须是良品。以蓝牙射频调制解调芯片为例,讨论了RF-SOC器件良品晶片(KGD)的测试难点和注意事项。对此样品,除了在晶圆上进行射频功能测试的难点,还有同时发射和测量数字、射频信号的综合问题。此外对被测器件(DUT)用印制线路板布线的难点,包括晶圆探针卡的设置及装配进行探讨。还介绍了选择探针测试台、射频晶圆探针卡和自动测试设备(ATE)时需考虑的因素。并以晶圆上测试的系统校正,包括难点和测试方法,作为结尾。这颗蓝牙射频调制解调芯片的实际测试数据也会被引用,以佐证和加深文章中的讨论。

一种大带宽多通道信号处理模块设计与实现

多通道信号处理机系统通常包括几十个、上百个发送/接收通道,随着信号通道的增加,系统的体积增大,硬件设计的复杂度也会增加。面对当前日新月异的应用场景和信号处理新技术,通用化和标准化的信号处理机可缩短新系统/新项目的设计、研发以及验证周期,加速新技术验证或投入实际应用。针对上述问题,提出了一种大带宽、多通道的通用信号处理机硬件结构设计,采用3U VPX标准化、微型化和模块化思路,并结合片上射频系统芯片(Radio-Frequency System-on-Chip,RFSoC)完成硬件平台设计,该硬件平台具有8路DAC发射通道和8路ADC接收通道,模拟带宽覆盖0~6 GHz。该设计降低了系统设计的复杂度,使系统规范化、通用化,易于进行扩展使用。通过测试和应用实例,综合验证了该设计的可靠性和可行性。